在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3748|回复: 5

[求助] 在模拟电路中,如何减小D触发器输入输出的延时

[复制链接]
发表于 2016-2-19 19:52:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人需要实现二分频,采用触发器实现,发现延时太大,该如何解决呢,谢谢
发表于 2016-2-20 12:41:37 | 显示全部楼层
全定制
发表于 2016-2-20 22:15:13 | 显示全部楼层
多看看书和paper,有许多不同的结构的
发表于 2016-2-23 10:49:44 | 显示全部楼层
你的延迟要求是多少,为什么会有这个要求?
触发器如果是静态的可以换成动态的试一下
 楼主| 发表于 2016-2-27 11:07:56 | 显示全部楼层
回复 4# rong00i8


    谢谢你关注了,我主要是是用在pipeline ADC的时钟电路中,用于产生二分频,我现在找到解决方案了,将原来时钟相同时后延就可以啦,因为我要使他们边沿对齐相与非等操作。你对pipeline ADC有了解没有呢,能不能解决本人这个疑问呢,谢谢http://bbs.eetop.cn/thread-594206-1-1.html
发表于 2023-9-7 15:16:39 | 显示全部楼层
请问楼主当时解决这个问题了吗?是怎么解决的呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 22:15 , Processed in 0.022335 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表