ad9361+FPGA 发射问题，ODDR转换问题望大神解答

fan09272033 · 发表于 2016-1-15 17:41:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

先上程序

程序里，tx_data_oddr_s[l_inst]经OBUFDS输出两个正交的量，一路作为I(tx_data_out_p),一路作为Q（tx_data_out_n）进入AD9361输入引脚。应该是这么理解吧。。。那么为什么tx_data_out_p里要同时携带tx_data_p和它的正交量tx_data_n来作为I路呢。只携带tx_data_p量不行吗，毕竟是作为I路啊！！！这样做ODDR转换到底是什么意思，不是很明白AD9361内部DA转换的原理！！！！

求大神指点！！拜托~~~

wzc3931 · 发表于 2016-4-12 20:34:35

回复 1# fan09272033

大神，我最近再弄AD9361的配置，你那完整代码能不能发我一份？感激不尽，另外，大神你那个貌似是将I路和Q路用一个输出，一个在上升沿输出一个在下降沿输出吧，我感觉

BachelorB · 发表于 2016-4-13 02:38:40

回复 1# fan09272033

DDR = Double Data Rate
也就是樓上講的 tx_data_p 在上升沿輸出，tx_data_n 在下降沿輸出，這樣速率就提升為兩倍
細節可以去查看Xilinx對ODDR的說明技術文件

jlqsczw_2007 · 发表于 2016-4-13 07:10:09

哪里提供的程序，分享一下好吗？

jimihejiafeimao · 发表于 2016-7-2 17:01:29

查看oddr原语的说明和ad9361的reference user guide

wddnjust · 发表于 2016-7-7 09:12:35

IBUFGDS 是差分形式，AD9361的数据端口应该是配置为了LVDS模式，必须使用IBUFGDS作为差分接口吧。
个人理解

lijunping · 发表于 2016-7-7 18:25:06

输入两个数据，输出一个数据。在时钟的上升沿输出A，下降沿输出B。至于OBUFS则是把单端转出差分输出，这个是跟AD的输入要求有关。

TUJzzz · 发表于 2023-7-28 17:21:52

楼主搞混了差分PN和IQ数据的概念，OBUFDS是将单端的数据tx_data_oddr_s[l_inst]转为差分的数据（PN两路）。IQ两路的数据通过组帧都载在tx_data_oddr_s[l_inst]上。根据9361配置的不同，会有不同的组帧方式，具体可以看UG-570,

[求助] ad9361+FPGA 发射问题，ODDR转换问题望大神解答

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1