verilog宏功能模块在modelsim仿真错误

cfpdl

我用verilog的宏功能模块弄了一个12X12有符号的乘法器子模块，然后将生成的代码直接和自己的滤波器代码放在一起仿真，子模块在程序中被实例化调用，但modelsim仿真时出错，找不到原因，求教

z894811350

代码还可以这样写么？
一个文件里这样写不出错么？
endmodule
module

cfpdl

回复 2# z894811350


    额 ， 没问题把，主模块和子模块关系没事吧，我verilog编译通过了

whz7783478

不是说的很明白嘛，lpm_mult这个module没有定义。看看filelist是否忘记添加这个模块之类的小错误

清霜一梦

QuartusII 是支持一个文件中多个module。不知道modelsim支不支持。

首先当然不是拆分文件，首先看看你的调用。top放到后面去试试

cfpdl

回复 4# whz7783478


   module mult12X12 (clock,dataa,datab,result);

input
  clock;

input
[11:0]  dataa;

input
[11:0]  datab;

output
[23:0]  result;

wire [23:0] sub_wire0;

wire [23:0] result = sub_wire0[23:0];

lpm_mult
lpm_mult_component (

.clock (clock),

.dataa (dataa),

.datab (datab),

.result (sub_wire0),

.aclr (1'b0),

.clken (1'b1),

.sum (1'b0));

defparam

lpm_mult_component.lpm_hint = "MAXIMIZE_SPEED=5",

lpm_mult_component.lpm_pipeline = 1,

lpm_mult_component.lpm_representation = "SIGNED",

lpm_mult_component.lpm_type = "LPM_MULT",

lpm_mult_component.lpm_widtha = 12,

lpm_mult_component.lpm_widthb = 12,

lpm_mult_component.lpm_widthp = 24;

endmodule

这个就是我那个verilog产生的宏功能模块，这种代码不像verilog，我都看不懂。。。lpm_mult这个也是模块吗，能详细说一下怎么搞吗，还有你说得那个表在哪

cfpdl

回复 4# whz7783478

module mult12X12 (clock,dataa,datab,result);

input
  clock;

input
[11:0]  dataa;

input
[11:0]  datab;

output
[23:0]  result;

wire [23:0] sub_wire0;

wire [23:0] result = sub_wire0[23:0];

lpm_mult
lpm_mult_component (

.clock (clock),

.dataa (dataa),

.datab (datab),

.result (sub_wire0),

.aclr (1'b0),

.clken (1'b1),

.sum (1'b0));

defparam

lpm_mult_component.lpm_hint = "MAXIMIZE_SPEED=5",

lpm_mult_component.lpm_pipeline = 1,

lpm_mult_component.lpm_representation = "SIGNED",

lpm_mult_component.lpm_type = "LPM_MULT",

lpm_mult_component.lpm_widtha = 12,

lpm_mult_component.lpm_widthb = 12,

lpm_mult_component.lpm_widthp = 24;

endmodule

这个就是我用verilog产生的宏功能模块，这个我看不懂，都不像verilog，lpm_mult这个也是模块吗，能具体说一下一个怎么做吗

cfpdl

回复 5# 清霜一梦


   你意思是不是说不要子模块，把它合并到主模块里面

whz7783478

回复 7# cfpdl
lpm_mult 这个module的.v文件是否在工程中？

清霜一梦

回复 8# cfpdl

不是，是modelsim比QuartusII 要傻一点。你引用的模块要先声明，要在前面，后面才是你的top。

类似于C语言中，子函数在前面写，主函数man在最后面。