芯片内部的clock（Ghz 量级） jitter怎么测试呀？

hszgl

设备上有没有影响？会不会设备最小分辨能力就在40左右到极限了？

hughhuang

回复 10# hszgl


   哦，这样啊，示波器可能会有限制。那如果用频谱分析仪呢？毕竟我看很多论文里面动辄20、30GHz的锁相环应该也没有分频就输出来了。

bagele

回复 11# hszgl

初步看不是设备影响，设备探头带宽13Ghz，示波器采样率100G sps。

hszgl

回复 12# hughhuang


   频谱仪分析的是频谱，jitter的宽度没法直接测量。

hszgl

回复 13# bagele


   采样率和示波器带宽是两个概念。采样率是adc频率的问题，而带宽则涉及到示波器整个系统的设计。   2.5G的信号，想要看到完整的方波，一般需要9次谐波，那么要求20g以上的带宽。
   你的jitter10ps，可以视为100g的非正弦波，用13g的探头，怎么量的准呢？

hughhuang

回复 14# hszgl


   明白了。再问一个问题，可以用采样示波器生成眼图，然后测量眼图那根线的粗细是不是就是peak-peak jitter呢？用这个方法可以不用分频么？

hszgl

回复 16# hughhuang


   眼图是根据示波器采样到波形计算出来的。如果示波器本身带宽不够，采样到的波形必然是失真的。   不是说不分频不能做分析，而是对示波器的要求极高。intel他们做信号完整性分析也不分频，但是他们用的设备我们是买不到的。
   频谱分析仪是可以分析jitter的，我的意思是这个不能直接测量时间。要通过傅立叶逆变换还原时域信号，这是非常复杂的数学过程。如果你们研究的深入一些，可以做的。我不做这一块，所以在我看来非常困难。

hughhuang

回复 17# hszgl


   谢谢您的指点，长知识了。

fuyibin

   

回复  fuyibin
   这个测试通路一般该怎么设计，算是比较好的设计呢？一般的测试电路，无非是通过传输 ...
danglang 发表于 2016-1-9 18:34

                               
登录/注册后可看大图

有那么复杂么，做一个cml buffer，芯片上做50ohm termination，到时候板子上放一对sma口直接连示波器。
2.5g时钟，20g采样率够了，40g的更好