请问set_clock_latency 设太大会有什么不好

rlatnrud0310 · 发表于 2013-5-14 00:17:11

值有点大吧

xiaoruozhou · 发表于 2014-3-18 10:30:12

学习了

herrzhou · 发表于 2014-3-20 11:17:05

不同的工艺库不一样，当然还取决于你的时钟质量，可以给你一个参考，90nm: 120ps setup, 90ps hold.
ksg12 发表于 2011-4-19 21:16

登录/注册后可看大图

set_clock_latency?

liu121zhe · 发表于 2014-3-25 21:29:55

回复 3# meijingguoyu

我的经验是 uncertain 一般是周期的30%

wh1105 · 发表于 2014-3-25 22:38:27

clock uncertainty 指的是clock distortion
clock skew是在CTS balance,

xingyun666666 · 发表于 2015-12-29 18:38:12

回复 8# jiazhuliang

这个什么原因，可以分享一下吗？不胜感激

xingyun666666 · 发表于 2016-1-5 15:02:21

set_clock_latency前端一般可以不设置，但是有时前端应用了usefulskew，例如都设置成2，就要设置一个值了，你说的uncertainty一般是周期的二分之一。

shuijinge · 发表于 2016-4-13 15:37:52

set_clock_latency前端一般可以不设置，但是有时前端应用了usefulskew，例如都设置成2，就要设置一个值了， ...
xingyun666666 发表于 2016-1-5 15:02

登录/注册后可看大图

请问，前端为什么将uncertainty设置为一半周期这么大？

xingyun666666 · 发表于 2016-6-23 18:01:37

回复 8# jiazhuliang

请问，为什么leaf越多的clock，就要设置更大的latency，想不通

wwweit · 发表于 2016-6-23 20:11:14

主要是虚拟考虑时钟树效果

[求助] 请问set_clock_latency 设太大会有什么不好