求教verilog里怎样给需要调用的模块编码？？？

x04251

如图所示，cell是已经编程好的一个模块，现在需要在顶层模块中调用这些cell模块，问题来了，怎样给每个cell设定一个序列号??这样可以控制哪些cell在工作。求教大神解答！

fkl523

用generate？

x04251

回复 2# fkl523


   具体怎么弄啊？

sme-ic

x04251 发表于 2015-12-8 20:22

                               
登录/注册后可看大图

供参考：

   
generate
genvar loop;
for (loop = 0; loop < 8; loop = loop + 1)
begin:gen_epnr
usb_itf_epnr u_usb_itf_epnr (
.pclk  (pclk),
.presetn  (presetn & ~set_RESET),
.pwe  (we_epnr[loop]),
.pwdata  (pwdata),
.FRES  (FRES),
.set_RESET  (set_RESET),
.clk4x  (clk4x),
.rx_SETUP  (rx_SETUP),
.rx_OUT  (rx_OUT),
.rx_IN  (rx_IN),
.set_CTR_RX  (set_CTR_RX_ep[loop]),
.tgl_DTOG_RX  (tgl_DTOG_RX_ep[loop]),
.clr_DTOG_RX (clr_DTOG_RX_ep[loop]),
.set_CTR_TX  (set_CTR_TX_ep[loop]),
.tgl_DTOG_TX  (tgl_DTOG_TX_ep[loop]),
.set_DTOG_TX  (set_DTOG_TX_ep[loop]),
.CTR_RX  (CTR_RX[loop]),
.DTOG_RX  (DTOG_RX[loop]),
.STAT_RX  (STAT_RX[loop]),
.SETUP  (SETUP[loop]),
.EP_TYPE  (EPTYPE[loop]),
.EP_KIND  (EPKIND[loop]),
.CTR_TX  (CTR_TX[loop]),
.DTOG_TX  (DTOG_TX[loop]),
.STAT_TX  (STAT_TX[loop]),
.EA  (EA[loop])
);

end
endgenerate

kelong

不错的资料啊

x04251

回复 4# sme-ic


   谢谢你啊，写了这么多，给了我新思路！！Thank you!!!