关于DAC 仿真问题

wangheng1991 · 发表于 2015-12-2 14:33:27

您需要登录才可以下载或查看，没有账号？注册

x

本人设计了一个dac，现在在仿真阶段，我用的是Veriloga生成的理性adc 作为前端数据源，发现这种仿真用的时间太长了，差不多8h，有没有更好的仿真方法呢。望大神赐教

quantus · 发表于 2015-12-2 20:13:25

用DDFS产生正弦信号当激励, 输出做fft分析

wangheng1991 · 发表于 2015-12-3 08:52:44

回复 2# quantus

wangheng1991 · 发表于 2015-12-3 10:06:44

回复 2# quantus

DDFS 在cadence怎么用呢

superpeng2012 · 发表于 2018-3-13 11:49:06

同问，同求

[原创] 关于DAC 仿真问题