cadence后防电路对于寄生处理的问题

jqsun · 发表于 2015-10-22 19:03:08

您需要登录才可以下载或查看，没有账号？注册

x

cadence后防过程中，提取出的寄生电容电阻等参数造成电路本身的性能发生变化，那后防对寄生的处理的可信度是多少？求大神

eric333 · 发表于 2015-10-22 19:07:19

寄生有systematic部份 e.g. metal-substrate capacitance
但亦有random 部份, 像corner 那樣
要有經驗才能容易取捨design margin

fuyibin · 发表于 2015-10-22 20:21:50

本帖最后由 fuyibin 于 2015-10-22 20:24 编辑

基本可靠，应该八九不离十
如果离预期太远，就要先去分析extraction对不对，然后再看看layout有什么问题

lwjee · 发表于 2015-10-23 09:51:43

如果你不相信它，那你提了干嘛，你不信后仿你能信谁呢。准不准是TCAD的事。

semico_ljj · 发表于 2015-10-23 10:09:43

回复 1# jqsun

首先你说一下，你的最高频率是多少？很多人不准，其实是自己没设置好

jqsun · 发表于 2015-10-26 16:23:35

回复 5# semico_ljj

时钟频率40M，内部信号会达到G

[求助] cadence后防电路对于寄生处理的问题