交叉耦合式电荷泵衬底接法

追风的孩子

如图所示，楼主的项目里面有个电荷泵，采用的交叉耦合式，现在对这几个管子的衬底怎么接有点疑惑？
VIn低电位，Vout高电位，M1&M2是隔离型NMOS，M3&M4是隔离型PMOS，CLK1与CLK2是相位相反的时钟信号，幅度与Vin相同。假设CLK1=Vin，1节点电位为Vin，按照如图所示的接法，则M2导通没问题。但是从整体来看，VIn<1,2点的电压，似乎衬底应该接到Vin那端。对于输出的PMOS管，如图这种方式接法则开启不了啊。。欢迎各位指正！！

追风的孩子

追风的孩子

假设一开始电容上都没有电荷，电位为0

fightshan

就是正常接法  如果你的NMOS是DNWELL 可以把衬底接到Vin,如果接到GND也没有任何问题，PMOS则一定要让衬底接到Vout端，因为你的CP输出高电平  衬底当然要接到最高电位。

追风的孩子

回复 4# fightshan

NMOS的衬底P-和Dep NWell连到一起了，如果衬底接到VIN，麻烦能讲一下导通过程吗？总感觉不能导通啊，NMOS的VGS=0，PMOS的VGS>0,这时候就靠漏电？麻烦指点一下，谢谢。

mikeppq

最初启动的时候CLK1=Vin，1节点电位为Vin是没错的，但当正常之后CLK1=Vin的时候，1节点应该是接近2Vin。

fightshan

回复  fightshan

NMOS的衬底P-和Dep NWell连到一起了，如果衬底接到VIN，麻烦能讲一下导通过程吗？总感 ...
追风的孩子 发表于 2015-10-15 22:17

                               
登录/注册后可看大图

   NMOS的衬底怎么可能和DNWELL接到一起？DNWELL有固定VDD电位，DNWELL中的NMOS可以让P衬底和S端连接  这样NMOS的阈值不会变化太大  你自己都说了  两个NMOS的栅端会交替出现2Vin的电位  当一个NMOS栅端是2Vin的时候那么这个NMOS肯定会导通，至于PMOS，他们的栅端和漏端也会交替出现Vin和2Vin  当其中一个PMOS的栅端是Vin时  这个管子不就导通了？而恰好这个时候PMOS的漏端是2Vin电位  那么你就在PMOS的源端 也就是输出端大约得到了倍增的电压  下一个时钟又会把另外一个PMOS漏端的2Vin送到输出端   这样PMOS的源端将会得到持续的接近2Vin的电压

追风的孩子

回复 7# fightshan


    谢谢您的回复。不好意思，版图我看错了，layout上面只定义了G、D、S、B（pwell）,DNW并未定义，layout上DNW也没有打电位，不知后面layout时候要不要统一处理。我不理解的就是这里PMOS源端接的输出电容一开始就是0，最低电位了，这样不管PMOS的栅电位是多少，VGS<=0了，这样就不会导通了啊，除了漏端电位很高，体二极管漏电过去。我仿了一下，输出会有个尖峰的电压，会将其导通，不懂这个电位怎么来的。。

追风的孩子

回复 6# mikeppq


    这种接法NMOS能导通，PMOS怎么导通的不理解，PMOS的S端接到输出电容上，按说一开始输出电容上使没有电荷的，就是最低点位了， 这样PMOS便一直导通不了了啊啊，求拍醒

fightshan

回复  fightshan


    谢谢您的回复。不好意思，版图我看错了，layout上面只定义了G、D、S、B（pwell） ...
追风的孩子 发表于 2015-10-16 16:18

                               
登录/注册后可看大图

   你是从版图提取电路？PMOS Vgs<0的话当然就导通了  你表达的意思是想说Vgs>0吧
  你要知道这个电路中PMOS是作为开关的  它的栅压是Vdd  它的漏端是2Vdd 请问此时PMOS导通吗？请问他的源端电位是多少？