xilix DDR3 IP 求助

zsy5460 · 发表于 2014-8-1 13:58:53

回复 10# haitaox

ddr3_ctrl里面只有我例化的ddr3 ip 读写操作没有，也没有任何控制逻辑啊，说白了只有一个IP core，我只仿真，只给复位信号，看看其他信号的变化，就这么简单。

haitaox · 发表于 2014-8-2 10:22:40

回复 11# zsy5460

你这样仿真不行，必须要有ddr3的仿真模型才可以。
你最好参考一下ip中生成的tb，学习一下再用

simon_0535 · 发表于 2014-8-2 11:15:09

楼上说的对，你必须要添加仿真模型，否则你的IP后端没有东西不是，也就是你的初始化过程永远完成不了，请参照example_design里面的sim文件夹里的文件，ddr3_model.v以及wiredly.v，然后看它的tb是怎么写的，另外为了加快初始化进度，可以修改SIM_BYPASS_INIT_CAL变量，这样初始化会快一些

漫步云端lzl · 发表于 2014-8-4 16:22:28

楼主方便的话，可以留个方式交流下

沛凝一鸣 · 发表于 2014-8-6 10:52:03

学习学习

zsy5460 · 发表于 2014-8-15 15:15:59

回复 14# 漫步云端lzl

我的QQ：751880266

Y.R.Wan · 发表于 2015-3-26 23:05:10

回复 1# zsy5460l楼主，小白求教：能否给我说说，使用修改example design做设计和使用user design 之间的区别？

huangxjmail · 发表于 2015-3-27 11:23:34

没有ddr3的仿真模型，而且还有个参数要拉出来SIMULATION = “true”；

linghuqiubai · 发表于 2015-3-27 15:04:33

回复 17# Y.R.Wan

使用example_design的话，初始化结束后会用它自带的traffic_generator模块生成后续的读写命令；自己修改的话，初始化结束后就按自己想要的来

lovingxiuxiu · 发表于 2015-9-24 15:33:51

回复 19# linghuqiubai
MIG生成的控制器是怎么初始化DDR2的呢？就是那个phy_init_done信号是如何生成的？用modelsim仿真DDR2模型时，读写数据和读写地址都是由ISE自动生成的，我仿真的DDR2，是8次读8次写，现在我想自己设定读写地址和读写数据和读写次数，但是连phy_init_done信号都不拉高。。向您请教~

[求助] xilix DDR3 IP 求助

浏览过的版块

站长推荐 /2