在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1561|回复: 3

[求助] chip level design在综合时需要对pad单独设置operating conditions么

[复制链接]
发表于 2015-9-8 22:44:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
因为pad cell与core中的cell所用的电压不同,那么在做top综合的时候,需要对pad cell设置单独的operating condition么?
发表于 2015-9-9 17:23:04 | 显示全部楼层
不需要,设置core 的就行了, pad属于link path, 不是target path
 楼主| 发表于 2015-9-9 18:50:12 | 显示全部楼层
回复 2# icfbicfb

那这样的话,pad实际工作的PVT条件和operating设置的情况不一样啊,pad的工作电压要高一些的,core中的电压是比较低的
发表于 2015-9-11 13:38:31 | 显示全部楼层
pad 是固定不变的,只是link而已,和macro一样的, 不会对网表产生实质性的影响
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 20:57 , Processed in 0.017676 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表