Bootstrap动态性能问题

ff1268 · 发表于 2015-8-27 17:53:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位先进好

我在实作10bits SAR ADC使用90nm，
我的性能一直上不去，所以我来测试一下Bootstrap性能
取样率100Mhz 输入频率 1Mhz下 ENOB=13.057 SFDR=83.33dB
但是换成输入频率 10Mhz下 ENOB=10.45 SFDR=69.82dB
我之后是要做到400Mhz的取样率，但是连100Mhz都做的不是很好...
这样的Bootstrap是不是会导致我的全电路性能不好？
那应该如何改进？

谢谢各位的帮忙了

我Bootstrap 测试使用1024点的FFT

Bootstrap如下图

Bootstrapped Switch

ff1268 · 发表于 2015-8-28 14:59:26

没人可以回答嘛？
我是参考 2014 IEEE "A high performance Bootstrap Switch for low Voltage Switched-Capacitor Circuits"
自己顶

sc_filter_2014 · 发表于 2015-8-29 17:13:21

你的 10bit sar可以达到400M的采样率？是不是有点屌

ff1268 · 发表于 2015-8-29 19:19:02

在IEEE已经有SAR可以做到1G了，所以老板希望速度要好，但现在100M就很难做了...

vdslafe · 发表于 2015-8-29 19:59:27

回复 4# ff1268

你确信他们是单通道1GHz 10b SAR?

sc_filter_2014 · 发表于 2015-8-29 20:47:34

回复 4# ff1268
我看到的都是6bit 做到1g的，或者10bit时间交织

fightshan · 发表于 2015-8-29 20:56:49

把你的时域仿真特性拿出来看看你是测试单路的性能吗？换成差分的试试像电荷注入时钟馈通这样的共模误差都可以通过差分结构消除大部分

xuriver2012 · 发表于 2015-8-31 15:18:58

你的开关管做的多大？现在的现象是随着输入信号的上升采样结果THD下降，貌似同你的这个开关管本身阻抗的非线性相关。

ff1268 · 发表于 2015-8-31 16:55:39

本帖最后由 ff1268 于 2015-8-31 17:31 编辑

谢谢大大们的回应

我之后也是打算作双通道的sar adc

另外下图示我的时域仿真特性图，100M取样率，10M输入，希望能请大大发现问题。

时域仿真特性

xuriver2012大，我的开关W/L = 1u/100n m＝12，这样会太大嘛？

再次谢谢各位

ff1268 · 发表于 2015-9-1 19:43:05

继续顶，问题还没解决阿，谢谢各位了

[求助] Bootstrap动态性能问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

标题

站长推荐 /1