FPGA程序烧写后短路

sy481753

大家好，现在调试一版PCB，上电前静态测试没有短路现象，上电后在给FPGA烧写程序之前测试FPGA的内核和IO供电都正常。向FPGA烧写程序之后，断电发现FPGA的3.3V和地短路了，请问下大家遇到过这种情况吗，这是程序的问题吗？FPGA是XILINX的xc5VLX110。电源模块用的是TPS54618，用webench生成的电源部分的电路。

sy481753

请大神们多多指教，谢谢！

alienwarexie

程序有问题不？？？？

sy481753

回复 3# alienwarexie


   昨天烧的程序不是最终的，有4个未定义的管脚连接到MAX3232上，ISE里我设置的是未定义的IO管脚下拉，MAX3232的供电和FPGA的3.3都由一个电源提供，不知道是不是这个问题造成的短路？   现在V5上烧的程序是从以前V2上生成的，改了下管脚，重新生成了IP核，准备再重新烧写下，我打算先用JTAG方式烧，看看是不是还会短路。
现在在想原因，怕烧写之后再短路一块板子。FPGA程序不对难道会造成短路吗？
   感谢回复！

lhlhualin

回复 4# sy481753


   我理解应该还是硬件设计问题， 如果未定义管脚，没有分配，应该是三态。   主要查一下使用的关键，烧写后，就从三态变为输出0或1了。是不是这样0，与1有关系。其次看看，信号翻转后，电磁干扰，导致一些硬件不能正常了

sy481753

回复 5# lhlhualin

感谢回复！我明天打算在新的板子上烧个空程序，只给测试点赋值0和1，看是否还短路，不知道这个方法可不可行？

wsz561208

可能是硬件电路问题，电源模块等供电设计或者焊接问题，烧些代码只是个巧合

wsz561208

你说的短路是用万用变测试的吧，你还记得当时短路时的等效电阻吗，多少欧姆

sy481753

短路的板子把电源模块拆掉就不短路了，是烧写错误程序导致IO口和外围的DSP等冲突导致烧坏了电源模块吗，不是很清楚。
貌似是程序问题，我在新板子上烧写重新生成的（原V2系列FPGA的程序）程序，没有出现短路，不过目前功能还没调通，估计程序直接用在V5上有点小错误，在找原因。程序里只用到了FIFO的IP核，由于版本不对，需要重新生成，其他的VHDL代码移植应该没问题，在找不能实现功能的原因。

sy481753

我记得短路电阻基本是0。