|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
《SystemVerilog硬件设计及建模》是《systemVerilog for design》的中文版,需要的拿去! |
-
-
SystemVerilog硬件设计及建模.part1.rar
15 MB, 下载次数: 1792
, 下载积分:
资产 -5 信元, 下载支出 5 信元
-
-
SystemVerilog硬件设计及建模.part2.rar
15 MB, 下载次数: 1957
, 下载积分:
资产 -5 信元, 下载支出 5 信元
-
-
SystemVerilog硬件设计及建模.part3.rar
15 MB, 下载次数: 1998
, 下载积分:
资产 -5 信元, 下载支出 5 信元
-
-
SystemVerilog硬件设计及建模.part4.rar
914.74 KB, 下载次数: 863
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|