同步器的展宽

谁枫而飘 · 发表于 2015-6-24 09:22:10

回复 7# vongy

我去试试

谁枫而飘 · 发表于 2015-6-24 09:40:25

回复 7# vongy

关于这个真的搞不懂，首先没有理解他的原理纯粹的代码，看着很难理解

谁枫而飘 · 发表于 2015-6-24 09:47:14

回复 6# puyuwei

打几拍过后相或可以实现高电平的展宽，相与可以实现低电平的展宽，我去做了是对的。但是这种情况是不是只能对控制信号进行展宽，对于数据信号是不能这样的吧？

谁枫而飘 · 发表于 2015-6-24 10:25:39

回复 9# vongy

我有个问题呢！展宽的设计到底应该在哪个部分？是在快时钟域，还是在慢时钟域呢？如果在慢时钟域它是在同步器之前？之后还是之间？这个真搞不懂

谁枫而飘 · 发表于 2015-6-24 10:43:51

回复 9# vongy

file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\798328371\QQ\WinTemp\RichOle\XIP{}(KW(@(L_O0E~6D5O6X.png

图

如图，这个展宽的电路应该插入在什么地方啊？我感觉什么地方好像都不对啊

puyuwei · 发表于 2015-6-24 23:08:11

回复 10# 谁枫而飘

如果是多bit数据的跨时钟域处理的话可以考虑用异步fifo或dmux电路处理。

hba24 · 发表于 2015-6-25 13:45:51

打几拍，再相或，然后再把或以后的信号到慢时钟域寄存

asic_xuan · 发表于 2015-6-28 14:41:13

回复 15# 谁枫而飘
从这个电路来看就是慢时装域到快时钟域同步，如果要快到慢同步，可以把第一个寄存器扩展为一个展宽电路，如前所述，打几拍后，将各级打拍输出取或，打拍级数和两个时钟比例相关

谁枫而飘 · 发表于 2015-6-29 14:05:38

回复 18# asic_xuan

如果是这样的话，就必须用3级同步器了？我在一份资料上看到过，在一个时钟域的寄存器与另一个时钟域的同步器的第一个触发器之间不能有组合逻辑。但是你这样说的话，就必须对展宽后的信号进行同步，展宽一个触发器，同步2个触发器就是3个触发器了，在展宽结构中有组合逻辑，这不是相互矛盾吗？

谁枫而飘 · 发表于 2015-7-3 11:23:01

回复 4# vongy

昨天在一个论坛上看到了关于展宽的解释：在已知慢时钟与快时钟关系的时候可以在快时钟采用计数器进行展宽；在未知关系的时候可以采用反馈信号进行展宽

[讨论] 同步器的展宽

站长推荐 /1