16-bit split capacitor SAR ADC design , 预研

dongzz201 · 发表于 2015-6-3 18:31:06

您需要登录才可以下载或查看，没有账号？注册

x

准备做 16-bit split capacitor SAR ADC design , 盼望大家给建议。
本人还没有完全想清楚。
有兴趣的朋友，或者正在做这类项目的朋友，给点建议

wanfeng510 · 发表于 2015-6-3 23:33:28

想做很久了，但是一直没找到比较好的解决方案啊

dongzz201 · 发表于 2015-6-4 09:25:01

楼上的，有何资料，上传一下，分享。共同学习。

wandola · 发表于 2015-6-4 10:49:39

去查一查ADI的芯片。他们有16比特，1Msps的芯片。看看别人的指标做成怎样。你再多看看calibration应该就可以的。

z1314007 · 发表于 2015-6-4 17:40:31

业界最高水平，仅供参考

：
http://www.linear.com/product/LTC2378-20
http://www.analog.com/en/products/analog-to-digital-converters/ad-converters/ad7960.html

wanfeng510 · 发表于 2015-6-4 17:46:20

回复 4# wandola

求教可行的校准方案

wandola · 发表于 2015-6-5 16:39:02

建议用dithering,

A 15-bit Linear 20-MS/s Pipelined ADC Digitally Calibrated With Signal-Dependent Dithering

feilongf91 · 发表于 2015-6-17 07:56:23

本帖最后由 feilongf91 于 2015-6-17 08:23 编辑

Unit split capacitance 璧勬枡璋佸彲浠ュ垎浜?竴浜

lishiliang · 发表于 2015-7-1 19:05:41

16bit SAR ADC，如果用数字滤波平均一下，应该可以减掉2bit吧，实际只要14bit就可以了，剩下是不是就用增加功耗和面积，降低采样率来堆了呢。不知道成本相对sigma-delta会有多少优势？
求大神们多来分享一下你们的设计心得啊

CMOS永日 · 发表于 2015-7-2 09:32:36

回复 7# wandola

感觉dithering不是很可靠啊，对随机码要求高，时间比较长

[原创] 16-bit split capacitor SAR ADC design , 预研