锁相环中VCO的控制电压有波纹

zhongxiaowa · 发表于 2015-5-21 21:37:09

回复 37# albert815

我还想问你另外一个问题，就是
数字电路的电源和地是VDD!,VSS!,而模拟电路的电源和地是VDD,GND,用Assura做LVS验证的时候就会显示电源和地短路，需要怎么设置才能区分VDD和VDD!以及GND和VSS!呢

albert815 · 发表于 2015-5-22 12:40:14

回复 41# zhongxiaowa

这个我不懂唉

zhongxiaowa · 发表于 2015-5-22 15:01:40

回复 42# albert815

这个我解决了，在数字电路外围加一圈SUBD就可以了

zhongxiaowa · 发表于 2015-5-22 16:16:55

回复 42# albert815

这个我已经解决了，就是在数字电路外面加一圈SUBD

宋小木 · 发表于 2016-7-17 17:09:17

你好楼主看你和大神的讨论很详细学习一下。我在系统级设计了一个PLL环路，VCO的控制电压也是经过一段振荡，最终才达到稳定，想问一下，这个振荡要降低到什么程度才算是实现了较好的系统参数设计。一般是通过调节LPF中的C2来减小振荡嘛？

priestszpku · 发表于 2016-7-19 11:23:47

回复 3# zhongxiaowa

这个Damping值选择的合适么？？看这Vctrl曲线，总觉得太小了，还是有其他方面的考量？？

只有我一个人觉得这个不合适么？？？总感觉怪怪的

任性 · 发表于 2017-6-28 00:17:31

很好的帖子，值得推荐！

lenovour · 发表于 2017-6-28 10:38:17

你的系统不稳定，phase margin 不够。

[求助] 锁相环中VCO的控制电压有波纹