锁相环中VCO的控制电压有波纹

zhongxiaowa

回复 30# albert815

又来打扰啦，我看环路带宽是说要小于参考频率的1/10，才能看成一个连续系统，带宽越大，锁定时间越短，但是稳定性降低，根据你给的资料，带宽太小了，会有cycle slip的现象出现，那带宽过大，会不稳定，那反应在VCO的控制电压上是什么样子的；还有一个问题就是cycle slip反应在vco的控制电压上又是什么样子的呢？

joannelin2214

Unstable: the loop is ringing.  Quite similar to the curve in your attached waveform.   It looks like the phase margin of your PLL is bad.

albert815

回复 31# zhongxiaowa

cycle slip有时候控制电压都不一定能看到的，比方说loop filter BW非常小，PLL反应非常慢，这时即时出现了cycle slip,控制电压也不会立即变化，而会慢慢调整到正确的值。如果BW太大，transient response又会有overshoot，这个在控制电压上是肯定能看到的。

你做的这个PLL用在什么上面？一般来说如果只是作为synthesizer,是不太会遇到各种transient情况的，transient出现是比方说reference clock突然改变频率，或者人为改变 divider 来变频。

zhongxiaowa

回复 33# albert815

我做的主要是想用在RFID 阅读器里面的，你说的cycle slip只是其一种情况，当fref的频率比fdiv的两倍还大时，也会出现cycle slip，这时反应在控制电压上面是什么样子的呢，BW太大，是会overshoot，我不太理解是什么意思？

albert815

回复 34# zhongxiaowa

回复 33# albert815 我做的主要是想用在RFID 阅读器里面的，你说的cycle slip只是其一种情况，当fref的频率比fdiv的两倍还大时，也会出现cycle slip，这时反应在控制电压上面是什么样子的呢，BW太大，是会overshoot，我不太理解是什么意思？

    如果是用在RFID reader里面，在什么时候会出现fref两倍于fdiv的情况呢？我对于RFID了解不多，但是不是一般来说reader里的PLL是提供carrier frequency吗？即使是frequency hopping,比方说UHF，也是在902M和928M之间跳啊。。。为什么会出现那么大幅度的跳跃？

针对你的问题，控制电压是loop filter之后的电压，所以说你的loop filter的设计会决定你的控制电压。打个比方，RLC二阶电路阶跃响应，对于一个阶跃信号，如果你的RLC的damping factor非常大，输出的上升沿是会非常非常慢的。从带宽的角度来看，RLC是一个低通滤波器，如果带宽很小，那么就意味着只有低频率的信号才能通过，阶跃信号本身带有大部分高频信号都会被滤掉，所以你的输出也会缓慢上升。

PLL是一个道理，PFD会捕捉phase error,如果error相当大，PFD会输出一个非常大的error信号给loop filter, 相当于输入是一个阶跃，那么loop filter的输出就取决于各项系数了，如果带宽设到很低，loop filter的输出反应会非常慢，也就是说控制电压的变化会非常慢，导致VCO缓慢变化；如果带宽设高一些，loop filter反应快了，也就是说有更多的高频信号能够通过了，控制电压的变化会快很多，但这时候系统稳定性也会受到影响，会出现一些小幅振荡之类。

说到底，分析控制电压的时域响应就跟分析RLC二阶电路响应是一样的，最理想的情况是critically damped，保证上升时间短而且没有小幅震荡。reader在跳频时，这个时域响应是很重要的，因为需要carrier在最短的时间内稳定下来，通过看控制电压，就能够知道输出的carrier frequency是不是稳定下来了，因为控制电压和VCO一般是线性的关系。

在你最开始发的那张图中，控制电压有一些小幅的振荡再稳定下来，说明你的Loop filter设置并没有最优化，理想情况下应该是以相对快的速度达到稳定值同时又没有振荡。这些参数的优化可以借助数学工具，主要是把PLL loop transfer function 写出来之后，通过最优化你的phase margin, 比方说45-60度之间，来达到最优的时域响应。

Cycle slip在时域响应时估计是无法避免的，不过你应该也不用太在意，理论上来说在VCO稳定之前，你应该关闭你的transmitter，直到carrier 稳定之后再重新打开

zhongxiaowa

回复 35# albert815


   真的太谢谢你的回答啦，我研究锁相环没有多长时间，所以很多问题不懂，你给了我特别大的帮助，就是在你提到的我的VCO控制电压里面有小的振荡，没有优化到最优值，其实我不是很明白怎么看出它是有振荡的？（就是通过看VCO的控制电压，就能看出这个环路大致的phase margin，是怎么看的）还有如果正好是过阻尼的理想情况，VCO的控制电压是怎么样的呢

albert815

回复 36# zhongxiaowa

你还没有回答我为什么你的RFID reader会出现fdiv和fref是两倍的关系

阻尼系数，相位裕度是多少是无法从时域响应中看出来的，得测量或者算出来。通过大致的波形能推断出是哪种情况，如果是过阻尼，控制电压会非常缓慢的变化，不会出现正弦衰减的波形。建议你先去重新看看RLC二阶电路时域分析，再去看锁相环回路分析，教材或者网上的资料都可以

priestszpku

回复 3# zhongxiaowa


个人感觉
1： damping值偏小；
2：你设置的BW是可能需要重新选择

zhongxiaowa

回复 37# albert815

我的fdiv没有出现是fref两倍的情况，只是我想知道如果出现了这种情况会有什么样的后果

zhongxiaowa

回复 37# albert815


   我还想问你另外一个问题，就是数字电路的电源和地是VDD!,VSS!,而模拟电路的电源和地是VDD,GND,用Assura做LVS验证的时候就会显示电源和地短路，需要怎么设置才能区分VDD和VDD!以及GND和VSS!呢