在DFT后还是时序修复完成后进行ATPG

snowzx · 发表于 2015-5-19 10:38:05

您需要登录才可以下载或查看，没有账号？注册

x

请教，是在DFT、DC之后就进行ATPG，还是在ICC、PT完成时序修复等一系列工作后，对最终的门级网表做ATPG？如果在DC之后就做ATPG，会不会由于ICC对网表的改动，使生成的测试向量最终失效？

icfbicfb · 发表于 2015-5-19 11:11:07

以最后的网表为准，再做一次

snowzx · 发表于 2015-5-19 15:47:21

回复 2# icfbicfb

多谢回复，想再请教一下，如何使用write patterns可以写出测试激励，并能用nclaunch仿真？
原本用的是-format verilog，现在2013版的Tetramax报error说这个命令已经废弃了。

yiyeyo · 发表于 2015-5-19 16:06:31

wgl 就可以的

snowzx · 发表于 2015-5-19 16:46:47

回复 4# yiyeyo

感谢回复，可是wgl生成的文件不符合verilog语法，如何用nclaunch完成仿真呢？

yiyeyo · 发表于 2015-5-19 18:06:13

回复 5# snowzx
印象中需要 STILDPV 格式来仿真 wgl给芯片测试方
至于ncsim 后面需要调用 tmax下面的lib 来支持，但是需要linux重新编译成适合nc的lib ，这个ms有点难度，
用vcs 到是没有这个转换的问题

[求助] 在DFT后还是时序修复完成后进行ATPG