在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4094|回复: 17

[求助] 关于CMOS单级运放电路设计,有2个不懂的地方,求助

[复制链接]
发表于 2015-5-12 19:08:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、主放大器采用PMOS管作为输入管,能获得较高的相位裕度。能说说为什么用PMOS能获得较高的相位裕度吗?
2、共源共栅管用NMOS管,这样可以提高主放大器的次极点频率。什么是次极点频率,为什么能提高它?
整体电路图.png 附上电路图,运放电路在右下角那一块,黄线是我自己画的 运放电路.png

可能问题过于简单了,其实这是本人毕业设计的课题,我学的专业跟这个关系不大,所以不是很懂。麻烦各位高手解答一下,谢谢了
发表于 2015-5-12 21:51:03 | 显示全部楼层
P管输入,只能N管求和了。P管 Gm小,带宽小有利于稳定。
 楼主| 发表于 2015-5-12 23:10:35 | 显示全部楼层
回复 2# lwjee


    感谢解答,大概懂了,我再去翻书找找公式。能回答下第二个问题吗,次级点频率是怎么回事?
发表于 2015-5-14 10:30:43 | 显示全部楼层
次极点频率应该是指第一非主极点,对于折叠式运放,一般来说,第一主极点在输出端(RCL),第一非主极点在折叠点,图中M5,M6或者M7,M8之间的节点,它的大小为(ron7//ron8)*(C)的倒数,其中C为寄生电容和M7,M8,M12,M15的size有关,相比于PMOS,在相同情况下, NMOS的导通电阻小一些,所以第一非主极点被推高,一般情况下,为了保证电路的稳定性,第一非主极点会被推到单位增益带宽的2.2倍以上来保证60°相位裕度,所以这样做有利于提高相位裕度。
发表于 2015-5-14 14:23:27 | 显示全部楼层
解释的很到位
发表于 2015-5-14 14:59:59 | 显示全部楼层
回复 1# 刘同学123

其实这是本人毕业设计的课题,我学的专业跟这个关系不大?

为什么会这样呢?
发表于 2015-5-14 16:37:35 | 显示全部楼层




    手动赞
 楼主| 发表于 2015-5-14 18:42:30 | 显示全部楼层
回复 4# qiuhewufeng


   万分感谢!
 楼主| 发表于 2015-5-14 18:45:09 | 显示全部楼层
回复 6# semico_ljj


   我那个导师她说是想通过这个课题带动学院里这方面的技术,让我以后带学弟学妹。其实她自己也不是很懂这方面的知识,现在她也表示这课题难度太大了,不过没办法了,改不了。
发表于 2015-5-14 22:04:11 | 显示全部楼层
对你的导师呵呵。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 09:39 , Processed in 0.028789 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表