在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4460|回复: 11

[求助] 版图后仿出问题了(偏置电压为0)

[复制链接]
发表于 2015-4-6 16:18:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用cadence virtuoso 画版图,DRC和LVS都通过了,提起了版图的寄生参数,进行后仿真时,在DC仿真过程中,NMOS的偏置电压为零(原理图时偏置正常),出现这种情况怎么解决啊?
发表于 2015-4-6 21:56:20 | 显示全部楼层
原理图中偏置是怎么产生的是?是不是没启动?最好上电路图。
 楼主| 发表于 2015-4-6 22:29:23 | 显示全部楼层
回复 2# hszgl

QQ图片20150406223413.png 由于cadence的服务器没开,所以从论文里截的 偏置电路。我就是采用这个电路。原理图仿真一切正常,版图后仿真没有电压
发表于 2015-4-7 04:08:34 | 显示全部楼层
回复 3# zhb19900612


    vg是怎么产生的?
发表于 2015-4-7 17:02:02 | 显示全部楼层
先确定其他点的电压是否正常,很多时候后仿提取的网表pin顺序和原来电路的未必对的上~
 楼主| 发表于 2015-4-7 22:22:35 | 显示全部楼层
回复 5# novaming


   NMOS栅极没有偏置,整个电路就没有作用了(其他地方电压正常)。我就想问LVS通过了还有没有可能出现短路的情况?
发表于 2015-4-7 23:56:11 | 显示全部楼层
发表于 2015-4-8 11:16:38 | 显示全部楼层
回复 6# zhb19900612


    短路一般不会,但寄生如果会有这么大影响,一定要重视。另外就是后仿你设的环境是不是和前仿一致?pin的名称是否对应?
 楼主| 发表于 2015-4-8 17:18:52 | 显示全部楼层
回复 8# hszgl


      PIN是对的,我猜可能是隔直电容没有提起出来(PEX),不知道这是什么情况.我试了一下把电容放在片外,有偏置电压。这个怎么解决啊。
发表于 2015-4-8 18:33:51 | 显示全部楼层
回复 9# zhb19900612


   pex提不出电容?你lvs怎么过的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:28 , Processed in 0.024546 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表