运放前后仿真增益相差大

紫竹 · 发表于 2015-3-18 20:58:41

最近画了一个两级运放版图，第一级是N输入管的折叠式4层套筒，第二级是有尾电流源的共源级，每级是单独的开关电容共模反馈，1.2V SMIC 0.13混合信号工艺，前仿真开环增益95dB，但后仿真只有78dB，失调1mV，求各位经验丰富的人生给予指导，是什么地方出了问题。另外，只提C+CC时，增益和带宽基本和前仿真一样，但是只要一提取R（或者只提R，不提C），失调和增益下降的问题就出来了，不知寄生电阻为何对运放产生如此大的影响。

kwankwaner · 发表于 2015-3-19 09:56:04

电源和地到源级的走线什么情况

scvready · 发表于 2015-3-19 10:04:10

你可以估算下运放通路走线的寄生电阻，看看电阻压降有没有使运放摆幅降低。
也可以一级一级仿真看看哪级出的问题，再逐步解决

彭盛輝 · 发表于 2015-3-19 10:14:23

先檢查DC點看有沒有跑掉~~
參考看看!!!

kuohsi · 发表于 2015-3-19 11:08:20

你的.ac是怎么跑的呢？
要使用负反馈的接法，不能用开环的接法。
若是抽R才有问题，肯定是某些MOS的DC跑偏了。

semico_ljj · 发表于 2015-3-19 13:33:38

回复 1# 紫竹

后仿没这么大区别，最多带宽微小变化。

scvready · 发表于 2015-3-19 14:32:45

回复 5# kuohsi

他这全查分的，还反馈个毛

seanleeall · 发表于 2015-3-19 17:03:11

首先你得确定你的仿真方法是对的！

fightshan · 发表于 2015-3-19 17:19:00

第二级共源是单端输出吗？单端输出不需要共模反馈啊······
如果不是这样的话，后仿增益降低多半应该是因为直流偏置点错了，仔细检查每一个管子的DC工作点，看有没有跑到1区的

紫竹 · 发表于 2015-3-19 22:47:21

回复 2# kwankwaner
谢谢kwankwaner的回复！电源和地是”回“字框，M1为地，M2为电源，重合走线，与电源相连接的PMOS在“回”字左右两侧，其余管子在”回“字中间，输入管差分对及其尾电流源管在“回”字框内的最上方，其余与地连接的NMOS管在“回”字框内部下方，电源和地在"回“字框下方接入，运放电流很大，14mA，是用在200MSPS pipeline ADC SHA上的。

[求助] 运放前后仿真增益相差大

相关帖子

站长推荐 /2