设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › VHDL 语言中如何不增加端口 而直接把底层文件的端口引上 ...
返回列表 发新帖
查看: 2463|回复: 5

[求助] VHDL 语言中如何不增加端口 而直接把底层文件的端口引上来

[复制链接]
downeysoul
发表于 2015-3-6 10:23:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
求问怎么不增加端口 而直接把底层模块的端口 引到顶层上。
举例：顶层的model A 以及被调用的module B （ port:a,port:b）
为了能够在仿真时候观察B的a b信号
在顶层这么用可以吗：temp <=work.A.B.a; 这样仿真通过不了。
我记得verilog好像是可以的。
VHDL

相关帖子
回复

举报

greenpine
发表于 2015-3-6 10:27:54 | 显示全部楼层
仿真时可以不用拉到顶层就可以观察
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

downeysoul
 楼主| 发表于 2015-3-6 14:22:45 | 显示全部楼层
回复 2# greenpine


    嗯 我想在顶层 把底层文件某个端口的输出写到txt文件中 所以想在顶层中引上看来
回复 支持 反对

举报

heyitsyou
发表于 2015-3-12 16:42:12 | 显示全部楼层
回复 1# downeysoul


   同问
回复 支持 反对

举报

polozpt
发表于 2015-3-12 20:53:49 | 显示全部楼层
回复 3# downeysoul


   貌似没有好的方法，我一般增加一个端口
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

polozpt
发表于 2015-3-12 20:55:13 | 显示全部楼层
回复 3# downeysoul


   貌似没有好的方法，我一般增加一个端口
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 22:00 , Processed in 0.019530 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表