关于零极点及环路稳定性的问题

languang1200

回复 40# lsh0211


    这个结构最先是在实际soc芯片中看到的，应用上是不需要外挂电容的，应该是属于capless的，但是在芯片内部空隙的位置全部都布满了电容，并作为LDO的负载电容用。所以也说不好这个LDO实际上究竟是不是capless的原理，不过后来看到这个结构的paper，上面明确说明了通过补偿可以在大负载电流下把主极点拉到内部，输出作为2极点。但是一直没有从仿真上证明走通这个理论。
   把buffer 拿掉我也做了一下尝试，补偿的位置不变还是在折叠放大且的共栅输入端，同样是EA输出断环仿真AC结果好像和带buffer的差不多。在负载电容从0~500p 输出电流0~20mA的情况下不能完全满足PM的像样值。
   哥们你做仿真的话，负载电容是取一个相对固定的值进行还也是0到某一个顶值范围内保证全电流范围的PM。

lsh0211

一样是capless呀，芯片内部塞多少电容，顶多也就在几百p，外部一般都是1u的或再大些。
    大电流负载，输出肯定是第2极点呀。 小电流负载，输出极点向低频移动，这个时候，两个极点接近，PM才差。
       你如果加buffer的话，op输出极点也在高频， 补偿困难。 没有buffer的话，op输出极点在低频，补偿容易的多。
      考虑芯片内部负载实际情况，一般20p~500p/1000p的电容，全电流范围稳定。 PM在最差条件下低到30度，也是可以接受的，但GM最好有12dB以上。  关键是这个PM是不是你真正的PM，如果环路断开位置错了，那就是两回事了。

languang1200

回复 42# lsh0211


   
我现在做这种最单纯的无 buffer实验，由于补偿环路的位置所以在图示位置断环，断环左侧连接输出管等效对地电容，在断环右侧加ac
输出负载电容0~800p,
这样，轻负载电流下，输出成了主极点，在重电流负载下输出成了次极点，但是距离2极点比较进，PM很小，，尝试着加大补偿电容，但是加大补偿电容会使一个左零点漂向低频，也得不到理想的PM。
看起来是内部极点做不到很低，因为补偿电容只有零点几p，加大的话会引入低频零点，，从而电流轻载到重载会使得主次极点相遇并交换位置，这个过程系统会不稳定。

lsh0211

“ 这样，轻负载电流下，输出成了主极点，在重电流负载下输出成了次极点，但是距离2极点比较进，PM很小，，尝试着加大补偿电容，但是加大补偿电容会使一个左零点漂向低频，也得不到理想的PM。”  这种情况也正常。
      你个PowerMOS管看起来挺小的，这样可以考虑在Op输出加一个电容，降低该极点频率。 另外，把cascode的N0、N4的gm加大，就是W/l做大一些，这样可以调节零点。

lin116

受教了，感谢楼主和大家分享

languang1200

回复 44# lsh0211


    结合仿真加以推敲，我觉得环路断环的地方有值得商榷，因为现在这种断环位置斩断了补偿的环路，在ac仿真中体现不出补偿电容的作用，增大或减小补偿电容对极点影响不大，得不到书上给出的那种等似的米勒效应。另外为了简化理解，用一个简单的米勒补偿系统比较，这种断环位置其实相当于下图的断环位置，如果采用这种断环做AC分析的话，那么在AC仿真中不能真实的反映出补偿电容的米勒等效作用。
  所以我觉得断环的位置最终还是在EA反馈输入端算是合适吧。前提是保证内部补偿环路的稳定。
   

lsh0211

上图的电路，环路断开位置自然是要把cap一起断开，和前面是不一样的。

languang1200

回复 47# lsh0211


    按照文章的的说法，第一张图中的补偿方式应该更能体现出极点分离的效果，但是在EA输出断环做AC仿真，并不能看到极点分离和补偿电容之间的明显关联，似乎补偿网络没有起到任何作用。
   当在EA反馈端断环做AC仿真的话，可以看到补偿网络的明显作用，极点分离的很明显。
   所以对EA输出点断环的理论依据感到比较困惑

cc10000

谢谢分享！！

湖泊战士

好贴，顶一顶