关于if和case语句

linghuqiubai · 发表于 2015-2-15 10:36:50

您需要登录才可以下载或查看，没有账号？注册

x

if语句和case语句用在组合逻辑时需要写完整，用在时序逻辑时是不是可以不写else和default啊？还是写上最好？谢谢啦！

haimo · 发表于 2015-2-15 13:20:13

reset 值写就行

linghuqiubai · 发表于 2015-2-15 13:31:55

回复 2# haimo

多谢！

michxia · 发表于 2015-2-15 13:42:57

case不是完全组合的话，还是要写上default。

polozpt · 发表于 2015-2-15 17:10:23

回复 1# linghuqiubai
default是必须的，else就不一定了，按照编码规则是要写的。感觉和综合工具也有关系

linghuqiubai · 发表于 2015-2-16 09:40:28

回复 5# polozpt

原来如此，我以为default也是可以省略的呢

xiaolongjiang · 发表于 2015-2-18 11:06:55

default当然可以省略，如果省略，状态由综合工具按有利于优化化简确定。

eetopjpang · 发表于 2015-2-20 07:50:50

case不是完全组合的话，要写上default

mosou · 发表于 2015-2-20 14:50:52

综合出来的if是带优先级的电路，case是没有优先级的电路

glace12123 · 发表于 2015-2-25 21:50:42

看来楼主对HDL生成的组合逻辑和时序逻辑理解还是有问题啊。。。。。时序逻辑就是寄存器而已，打一拍就完了，没有任何的附加功能，你要实现的功能，都体现在组合逻辑上，根据你的设计，你觉得if或者case需不要补完整呢？如果不补完整，会出现哪些问题？考虑这些，你自己就明白了

[求助] 关于if和case语句