请教FPGA上如何生成如下两种时钟？

atlandis · 发表于 2015-2-2 18:27:59

您需要登录才可以下载或查看，没有账号？注册

x

请教FPGA上如何生成如下两种时钟？要求两时钟同步。

Gary.wang · 发表于 2015-2-2 18:47:22

从波形看，这两个时钟不是同步的；

polozpt · 发表于 2015-2-2 20:17:12

回复 1# atlandis

可以由上面的时钟生成下面的时钟。与计数分频类似

atlandis · 发表于 2015-2-3 10:47:38

回复 3# polozpt

好，这样相位上有一些寄存器的延迟吧。

atlandis · 发表于 2015-2-3 10:48:45

回复 2# Gary.wang

什么样的算同步呢？两个时钟沿对齐，不就是同步的么？

xduryan · 发表于 2015-2-3 13:46:40

pll 或者mmcm都可以

polozpt · 发表于 2015-2-3 14:11:10

回复 4# atlandis

恩，允许有相位延迟吗？

atlandis · 发表于 2015-3-4 18:17:06

回复 7# polozpt

如果不允许的话，我也不知道应该怎么做了。。。

RichKoala · 发表于 2015-3-4 21:30:07

1）同步应该是有确定的相位延迟即可
2）看到上面描述的波形，至少需要下面的i_clk时钟间隔最短所对应的时钟频率，再用这个时钟作为源时钟产生需要的两个时钟（门控的方式），将输出时钟信号通过约束放在全局时钟网络上，应该就没有太大问题了。

atlandis · 发表于 2015-3-5 09:26:55

回复 9# RichKoala

恩呀，非常感谢

[原创] 请教FPGA上如何生成如下两种时钟？