在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2150|回复: 3

[求助] 谁知道怎么放宽除法电路的时序(常见的那种,如图,不要用交织)

[复制链接]
发表于 2015-1-31 20:44:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
360截图20150131204506692.png
360截图20150131204506692.png
发表于 2015-2-1 20:55:00 | 显示全部楼层
回复 1# zhuyuefeng2009


    你这个图也看不出是除法电路啊
发表于 2015-2-2 10:18:32 | 显示全部楼层
这个。。。
 楼主| 发表于 2015-2-2 14:10:02 | 显示全部楼层
回复 2# liuguangxi

是除法啊,下面那个是输入,然后反馈,若干个时钟后,寄存器里面得到的就是余数了,啊呀管他什么电路功能呢,反正结构就是这样的,我只画了两级,应该是有很多级的。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-25 05:34 , Processed in 0.018022 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表