在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2389|回复: 4

[求助] 同步多时钟网络时序约束问题

[复制链接]
发表于 2015-1-1 11:22:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计如图所示,顶层模块下需要一个分频器产生多个时钟供给各个模块,模块之间有数据连接。想问一下各位大神以下两个问题:(1)子模块U1,U2,U3之间的时钟路径应该怎么设置?
(2)输入输出的端口怎么约束?
Timing.jpg
发表于 2015-1-2 11:15:57 | 显示全部楼层
回复 1# archertake


   定义好master_clock和slave_clock关系,Data_in延时相对于Clk1,输出延时相对于Clk3
 楼主| 发表于 2015-1-2 11:44:36 | 显示全部楼层
回复 2# trippa

谢谢你的回答,我想问一下,模块U1,U2,U3之间的路径需要额外设置什么吗?比如说类似于set_false_path之类的。
发表于 2015-1-2 12:04:29 | 显示全部楼层
回复 3# archertake

你的这个应该是同步时钟,不需要设置虚假路径
发表于 2015-1-14 08:05:47 | 显示全部楼层
回复 3# archertake


   最后怎么解决的 可以分享一下吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 12:33 , Processed in 0.021934 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表