clock 怎样设置才能穿过ICG单元

eagle654321 · 发表于 2014-12-18 17:00:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在RTL 中手动例化了 ICG 单元
综合设置Dont touch 属性并在ICG 的输出定义了 generated clock
在encounter 里面做clock tree
发现时钟没有穿过ICG 单元？
clock.ctstch 为encounter 自动生成，
throughpin 下面为空
问题：手动加ICG，master clock 不能穿过ICG cell？
或者还需要设置什么参数？

谢谢

eagle654321 · 发表于 2014-12-19 09:06:21

没有人遇到过这种情况？

icfbicfb · 发表于 2014-12-19 14:08:56

按理说， icg是自动穿过的，不需要再icg 输出端写generated clock的，

只要在cts root端写即可

检查icg的E端是不是tie 到0了，导致icg关闭了，或者有case analysis的设置

eagle654321 · 发表于 2014-12-19 14:55:38

感谢icfb 的回复

问题已经解决，原因有点二，
icg和std cell 的timing lib 是独立的
在初始化的时候，忘记加icg timing lib（icg lef 加了的）
pnr 一直没有报错，而且也跑通了
就是时钟tree 一直都停在icg的clk端
后来详细检查log
加上ICG timing lib
就可以了

icfbicfb · 发表于 2014-12-22 13:58:35

晕啊， can not resolve reference 你都不看的？
不是说没有error flow就ok的，

link 的log必须仔细检查的， edi里面有类似的信息的

eagle654321 · 发表于 2014-12-22 17:15:34

回复 5# icfbicfb

吃一堑长壹智，
感谢您的提醒
继续努力

Lotusy · 发表于 2022-4-20 09:45:27

楼主我的ICG 的timing lib 和std timing cell 是在一份文件里的，但是在不设置生成时钟的时候，在报时序的时候路径计算require time的时候计算不对，所以我还是选择加上了生成时钟约束，这样又导致报时序的时候ICG路径不能穿过ICG单元。请问我采用生成时钟的方法做对吗？并且应该怎么设置可以不用设置生成时钟就可以有正确的时序计算路径呢？

[求助] clock 怎样设置才能穿过ICG单元

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2