请教下电源电压噪声如何影响VCO

lion_cube · 发表于 2014-11-14 10:04:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

电源电压上的低频噪声肯定会影响VCO的相噪，想请教下频率高一些比如1MHz的电源电压噪声会对VCO噪声性能产生影响么？我做了一个无片上电容的LDO给VCO供电，仿真下来对VCO性能基本是没影响，但LDO的PSR在1M-100M处接近于0，甚至一小段略高于0，想问下这种情况会有什么影响么？

rong00i8 · 发表于 2014-11-15 20:49:26

vco的psr怎么样

idaidayou · 发表于 2014-11-16 21:14:21

回复 1# lion_cube

最终还是要在PLL中考虑电源噪声的影响，当电源噪声频率远大于PLL带宽fc时，电源噪声对PLL的噪声影响会更小。单独看VCO的电源噪声，PSRR越高，相位噪声越低。

heimag08 · 发表于 2014-11-16 21:40:34

xue xi le

lion_cube · 发表于 2014-11-17 16:36:19

回复 2# rong00i8

PSR是考虑输出电压的变化，如果我这个应用不在乎VCO的振幅，只关心电源噪声对输出频率的影响，应该怎么来考虑呢？

lion_cube · 发表于 2014-11-17 16:37:40

回复 3# idaidayou

请教下你说的这个电源对输出的影响，既包括了幅度又包括了相位，如果我不在乎电源对幅度的影响，只是希望频率保持稳定，那么该怎么考虑这个问题呢？

idaidayou · 发表于 2014-11-18 21:25:59

回复 6# lion_cube

VCO单独由LDO供电肯定比直接由公用电源供电噪声低。我们仿真中加bondingwire来模拟power noise很多时候是不充分的。

要使得VCO的噪声受power noise影响小，需要合理规划PLL的VCC/GND方案。
数字满摆幅信号会带来较剧烈的current ripple，会影响VCO的相位噪声。要和VCO做好隔离。
此外，用作current source的MOS需要有较大的电阻，提高PSRR。
还有就是decap 滤波电容需要合理放置。
希望有大神补充！

weidebo · 发表于 2014-11-18 22:50:41

帮顶一下！

174371343 · 发表于 2014-11-18 23:11:45

我同意你说的影响VCO的主要是低频，具体你说1M-100M处电源噪声对VCO对相燥的影响有多大，我没计算过。
但是在不影响稳定性的情况下，尽量把LDO环路带宽做高点吧。虽然capless LDO天生PSR就不好，结构决定的。但是合理的设计的话，至少PSR不会出现还高于0dB的情况。可以让1M-10M左右的地方有个10dB PSR。当然，功耗啥的也许会增加一些，所以具体你得看你电路各方面的要求了。
IEEE上还有专门的一些加强PSR的方法的paper。
如果有错误还请大牛指点。

薛定谔的太极拳 · 发表于 2014-11-19 07:45:45

学习了希望有高人补充

[求助] 请教下电源电压噪声如何影响VCO

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2