library compiler 创建.db文件

522526tl · 发表于 2014-11-15 09:07:29

回复 20# linghuqiubai

貌似不行，试了一下

linghuqiubai · 发表于 2014-11-15 09:38:46

回复 21# 522526tl

好吧，没试过……

522526tl · 发表于 2014-11-15 18:12:13

回复 11# fpga_c

你好啊看你在线问你个问题啊我搞了半天没弄懂

522526tl · 发表于 2014-11-15 18:15:13

回复 11# fpga_c

上图是一个block （不是chip），问
1）有多少timing path
2）place之后，假设setup和hold都正好为0ns，然后插入时钟树，树的完全平衡的，WC的时钟树insertiondelay是0.2ns，BC的insertion delay是0.1ns，这时做STA，会看到timingviolation吗？有多少条violation，各违反了多少ns？

这是陈版主之前说的一道题目，帮忙看下第2问为什么reg2out会有setup违例呢，是违例了 0.2 还是 -0.2