在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: beyond某人

[讨论] 环形振荡器的对称负载 (symmetric load vco)

[复制链接]
 楼主| 发表于 2014-11-3 09:43:59 | 显示全部楼层
回复 10# castrader


   这两种结果有什么区别呢?运放也会将pmos箝位为二极管连接,
为什么还要采用对称式负载(symmetricload)
85QIMVI6SDRQTAQU(%%ZWOX.jpg
 楼主| 发表于 2014-11-3 10:09:22 | 显示全部楼层
回复 10# castrader


   还有就是 这里为什么要加VCTRL buffer一级呢?bias电路直接连接到VCO core(差分环路
有什么不好的地方呢?
$S1N(K65)8RFKE65Q(4MIY3.jpg
发表于 2014-11-3 11:57:27 | 显示全部楼层
不加二极管连接方式的MOS管,电路工作会有问题,若VC不能导通PMOS管,则电路就不能振荡了。也就是说要VCO在输入电压为任意值时,一定得有功能!
 楼主| 发表于 2014-11-3 12:35:34 | 显示全部楼层
回复 13# hujiaomianhao


   恩 这个解释很不错 谢谢你 请问为什么要在bias和ring OSC 直接加入一级VCTRL buffer呢?不加buffer会出现什么问题呢?
发表于 2014-11-3 16:35:04 | 显示全部楼层
这个不是很清楚,请高手解答吧!!
 楼主| 发表于 2014-11-3 18:41:03 | 显示全部楼层
回复 15# hujiaomianhao


   谢谢你啊  刚才问了别人 他说不加buffer是闭环驱动 可能会产生稳定性问题 加buffer是开环驱动 不知道对不对 先这么理解吧
发表于 2014-11-4 10:29:50 | 显示全部楼层
回复 16# beyond某人
哦。它仅是从buffer角度说,buffer是一个闭环系统。直接驱动的话,是不是怕主极点受VCO的输入电容影响,导致不稳定,加buffer厚,环路的主极点应该就放在了运放的输出端口了,稳定性不受外部负载影响!!
 楼主| 发表于 2014-11-5 14:46:07 | 显示全部楼层
回复 17# hujiaomianhao


   兄弟,有没有讲VCTRL产生电路的文章啊?一般都是由Nbit的数字控制tuning,不知道该如何设计啊?据说这种结构的VCO,VTRCL和freq不是线性的关系,指数关系?
发表于 2014-11-5 19:27:50 | 显示全部楼层
10楼正解
发表于 2014-11-5 19:30:18 | 显示全部楼层
回复 12# beyond某人


   你对比一下这两种方法控制电压的范围有没有变化!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-1 03:15 , Processed in 0.022445 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表