占空比1:2的5分频

sally050119

先将原时钟3倍频，再做分频，就可以做出1:2的占空比的5分频了

liangxiaowu

回复 8# chengroc


    谢谢你的解答

liangxiaowu

先将原时钟3倍频，再做分频，就可以做出1:2的占空比的5分频了
sally050119 发表于 2014-10-17 15:42

                               
登录/注册后可看大图

    无奈之下，我也是这么回答的
    不过感觉应该不是正确答案

jery_cn

8楼正解！

老阮

10被3除不了啊...

holged

8楼讲得不错

hfyfpga

要写代码还是画电路图？

xuzhongwei

1. module top(clk_in ,rst,clk_out
   
2.     );
   
3. input clk_in;
   
4. input rst;
   
5. output clk_out;
   
6. wire clk_out;
   
7. reg clk_po;
   
8. reg clk_ne;
   
9. reg [3:0]cnt_po;
   
10. reg [3:0]cnt_ne;
    
11. 
    
12. always @(posedge clk_in or posedge rst)
    
13. begin
    
14.         if(rst)
    
15.         begin
    
16.                 cnt_po<=4'b0000;
    
17.                 clk_po<=1'b0;
    
18.         end
    
19.         else
    
20.         begin
    
21.                 if(cnt_po==4'b0100)
    
22.                 begin
    
23.                 cnt_po<=4'b0000;
    
24.                
    
25.                 end
    
26.                 else
    
27.                 begin
    
28.                 cnt_po<=cnt_po+4'b0001;
    
29.                 if(cnt_po==4'b0000)
    
30.                 clk_po<=1'b1;
    
31.                 if(cnt_po==4'b00001)
    
32.                 clk_po<=1'b0;
    
33.                 end
    
34.         end
    
35. end
    
36. 
    
37. always @(negedge clk_in or posedge rst)
    
38. begin
    
39.         if(rst)
    
40.         begin
    
41.                 cnt_ne<=4'b0000;
    
42.                 clk_ne<=1'b0;
    
43.         end
    
44.         else
    
45.         begin
    
46.                 if(cnt_ne==4'b0100)
    
47.                 begin
    
48.                 cnt_ne<=4'b0000;
    
49.                 end
    
50.                 else
    
51.                 begin
    
52.                 cnt_ne<=cnt_ne+4'b0001;
    
53.                 if(cnt_ne==4'b0000)
    
54.                 clk_ne<=1'b1;
    
55.                 if(cnt_ne==4'b0001)
    
56.                 clk_ne<=1'b0;
    
57.                 end
    
58.         end
    
59. end
    
60. assign clk_out=clk_po|clk_ne;
    
61. endmodule
    

复制代码

老阮

回复 18# xuzhongwei


    这样不行吧，实现的是30%的占空比

ramanujancn

这种用一个锯齿波然后设定一个阈值比较一下即可，就是常见的PWM生成器