求skill实现将PDK调用的mos的source&drain的metal加宽到一个via的宽度

jiawei2426

请问谁可以提供一个skill脚本将版图中调用的PDK mos的source&drain端以及电阻两端的metal1加宽到一个via的宽度.如下图所示:

jiawei2426

用的软件是cadence的ic5141

nidon2003

用户没办法对pcell内部层次尺寸/相对位置信息进行修改的，因为这是已经保存在pcell layout.cdb文件中的，用户没有修改权限。
再者，foundry提供的MOS器件，肯定会有S/D metal width option的啊，修改就是了。
至于电阻么，除非是先将pcell flatten，然后再对里面的层次进行修改。

wowmin

我觉得有几个方法吧
1.如果pcell有提供参数可以改变metal的width，这是最简单，如果没有的话看下面2，3
2.如果是自己家的pdklib,那就修改pcell里面metal的width
3.就是看有没有可能在原来的metal上面再盖一层比较大的metal，这个也可以出gds用calibre来改吧，不过得看具体layout，

jiawei2426

回复 3# nidon2003


    我看了,tsmc和smic的PDK都没有修改S/D metal width的option

jiawei2426

回复 4# wowmin


    1,我们采用的是tsmc工艺,他们提供的PDK没有S/D metal width的控制
    2,其实我们可以自己做一套Pcell,但是为了使用layout-XL,觉得用自己做的Pcell的话更麻烦一些
    3,如果用calibre来长S/D的metal size的话,不是要另外生成gds,然后再streamin,比较麻烦.
    听说用skill脚本可以实现在当前窗口下的批处理,但是我对skill的实际应用不是很了解,所以希望知道的人能提供一点思路或者源代码.

wowmin

回复 6# jiawei2426


   如果没法直接修改pcell的话，用skill去 直接改layout不好做的，首先skill可以 得到的database是 instance level的device,得不到下面的layer信息，除非你去找instance的master这又回到修改pcell那去了，要不就把device都打散？这样不好吧！

trumen

最近使用小厂的工艺，为了使用XL只好苦逼地自己去写PDK，正好有试过，如下：
cv=dbOpenCellViewByType("libname" "cellname" "cellview")
dbWriteSkill(cv "cellname.il" "w" "5.0")
在CIW里面运行这两行，在当前目录下有两个skill文档，一个是cellname.il另一个是xxx_pCell.il
xxx_pCell.il是PCELL程序，所有的参数都在里面，找到你要修改的改掉就OK，
以CSMC的为例:
metal 包孔
meDiffCont=（dpt->meDiffCont）
直接改成 meDiffCont=0.3

nidon2003

回复 8# trumen


      这么改是不现实的，参数在Pcell当中多数是被重复调用的。比如说你修改了meDiffCont,那么Pcell所有调用到meDiffCont的地方都会跟着修改。而LZ所说的希望修改S/D metal的宽度，从顶层直接修改metal 包contact的尺寸太危险。第二，如果自行修改Pcell代码，那么很可能会导致修改后的Pcell结构和官方不一致，出现问题只能自己负责。第三，如果T的PDK没有S/D metal width option，那比较稳妥的方式是将pcell flatten然后自己修改。

shfeiwang

PDK一般都是加密的，用户编辑不了。大部分应该都是用GTE做的，所以如果你跟Cadence AE关系比较好，你可以让他们帮你破解一下。