modelsim仿真时出现(vlog-2155) Global declarations are illegal 错误

gyc1204

最近在用Quartus II9.0调用modelsim仿真时，出现(vlog-2155) Global declarations are illegal in Verilog 2001 syntax 错误，一直没有搞明白是怎么回事，求助各位大侠。
我大概描述下情况：我建了一个简单的示例工程，该工程我是在Quartus II9.0平台上建立的，工程的功能就是将两个4位输入数据的拼接成一个8位输出数据。工程综合没有问题、生成testbench后，调用modelsim 10.1c仿真，modelsim 10.1c在启动加载过程中出现如下错误：

# ** Error: C:/altera/project/source/parameter_defined.v(1): (vlog-2155) Global declarations are illegal in Verilog 2001 syntax.

#

# ** Error: C:/altera/project/source/parameter_defined.v(2): (vlog-2730) Undefined variable: 'DATA_WIDTH'.

#

# ** Error: C:/altera/project/source/parameter_defined.v(2): 'DATA_WIDTH' already declared in this scope (work).

# ** Error: C:/altera/project/source/parameter_defined.v(2): Verilog Compiler exiting

# ** Error: C:/modeltech_10.1c/win32/vlog failed.

我上传了工程包，工程包中有三个文件：源程序工程包“project”、程序说明文件“仿真流程”、modelsim 10.1c的错误提示“错误提示”。

源程序工程包“project”中的工程可以直接运行，只是在仿真时可能要根据您的实际情况修改下modelsim.exe的安装路径；
程序说明文件“仿真流程”说明了我在仿真时的操作流程，按这个文档中描述的操作流程来调用modelsim应该能保证出现我所说的错误；
modelsim 10.1c的错误提示可以让您直接浏览是什么错误，从而心中有个大概的认识。


希望遇到过这类问题的朋友抽点时间帮忙分析下是什么原因，谢谢

仿真错误示例.zip (2.13 MB, 下载次数: 18 )

2014-7-22 21:59 上传

点击文件名下载附件

gyc1204

没人遇到类似的问题吗？

zd_2014

回复 1# gyc1204


   modelsim 仿真过程中需要include外部文件时候，需要绝对路径，否则报错找不到文件。例如：
`include "D:/jxkc/nandFlash_modelV10/MT29FxxG08xx/nand_defines.v"
`include "D:/jxkc/nandFlash_modelV10/MT29FxxG08xx/nand_parameters.v"

creazystone

有什么定义错了，你的DATA_WIDTH是宏定义？？

rayon

把C:/altera/project/source/parameter_defined.v从编译的文件列表中去掉试试。

bpm

把parameter放到quartus的编译lib中去，不要放到编译文件中。

cbg

到底怎么弄啊

huanyangyu

rayon 发表于 2015-4-29 16:04
把C:/altera/project/source/parameter_defined.v从编译的文件列表中去掉试试。

牛比啊，哥哥，是怎么想到的
我爱你

jeffej

see 5# !!!