在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4136|回复: 9

[讨论] clock transition 会不会影响hold

[复制链接]
发表于 2014-7-13 12:58:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,
clock pin上的transition会不会影响 hold violation的数量?
发表于 2014-7-13 13:10:06 | 显示全部楼层
会,但是影响很小吧
发表于 2014-7-13 13:42:16 | 显示全部楼层
很少影响,
 楼主| 发表于 2014-7-13 14:37:25 | 显示全部楼层
回复 3# icfbicfb


    如果一个输出的clock pin的transition比较大,我发现在报hold的时候,

属于launch clock的时候,可能delay是200ps,
但是在capture clock的时候,delay可能就是100ps,
感觉原先的clock skew可能是50ps,现在就相当于变成100ps了,
感觉会多出比较多的hold violation呢,不知道我想的对不对
发表于 2014-7-13 23:16:25 | 显示全部楼层




    这是OCV的原因,不是transition导致的
发表于 2014-7-13 23:56:27 | 显示全部楼层
理论上会影响Hold,因为Tran大了IRDrop等外界干扰带来的Uncertainty会增大。

但STA上会不会导致Violation增大就要看Strategy了。
 楼主| 发表于 2014-7-14 09:43:41 | 显示全部楼层
回复 5# herrzhou


    OCV会影响,但是比OCV的影响多出了50多ps~~~不知道如何解释了~
发表于 2014-7-14 10:35:07 | 显示全部楼层
clk trans 不能太烂 , 太大的修掉好了,
发表于 2014-7-14 10:40:54 | 显示全部楼层
本帖最后由 herrzhou 于 2014-7-14 10:42 编辑


回复  herrzhou


    OCV会影响,但是比OCV的影响多出了50多ps~~~不知道如何解释了~
chanshi634 发表于 2014-7-14 09:43




你把slew报出来看看,在launch和capture时不一样
具体path贴出来,CRPR开了吗
 楼主| 发表于 2014-7-15 09:57:36 | 显示全部楼层
回复 9# herrzhou


    我就是报launch和capture发现的啊,差别太大,crpr开了~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 04:28 , Processed in 0.025703 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表