用verilog写一段代码，实现消除一个glitch

bsslp · 发表于 2013-10-5 21:24:28

为什么要消除？

tiangua · 发表于 2013-10-5 21:39:39

什么是glitch?你怎么知道两个周期，或者三个周期的信号不是正常信号，而是glitch？

Timme · 发表于 2013-10-6 08:13:43

能持续一个周期的绝对不叫Glitch...

Holtek12 · 发表于 2014-7-12 17:27:33

這些無法消除短於脈波寬度的 glitch.

小钻风同学 · 发表于 2014-7-12 20:47:47

信号，还是同步的好。。。

matafeiye · 发表于 2014-7-13 16:04:40

回复 9# lstarsoul

总是在理论上听到两拍不能完全消除亚稳态，不知道你遇到过两拍消除亚稳态失败的案例没？

wh1105 · 发表于 2014-7-14 18:04:41

I thought your code is the signal de-bouncing circuit. That can't filter the glitch by the combination circuit. For example, How can used your circuit to filter the glitch of 1ns pulse width and so on.

kob · 发表于 2014-7-17 16:27:27

好！！！！

yaoqing88 · 发表于 2014-12-16 06:06:30

谢谢楼主！！！

YoungZ1 · 发表于 2015-8-14 09:17:15

评论说的都不知道是啥，就没一个靠谱的

[讨论] 用verilog写一段代码，实现消除一个glitch

站长推荐 /2