在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9050|回复: 10

[求助] ICC中STD CELL显示问题

[复制链接]
发表于 2014-6-3 10:43:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么ICC下STD CELL只显示一个淡紫色的方框,具体的内容怎么看不见,比如有源区、NWELL、PWELL。
发表于 2014-6-3 13:05:38 | 显示全部楼层
打开view level, >1 , CEL view可以看到的
 楼主| 发表于 2014-6-3 15:56:18 | 显示全部楼层
回复 2# icfbicfb
view level>1 都是只能看见里面的一层金属
发表于 2014-6-4 02:36:17 | 显示全部楼层
淡紫色的方框是boundary,也就是cell最外面不能跟别的cell重复的地方。 应该就是看不到的吧,icc不会管cell里面有什么,只是把cell连在一起吧?因为std cell在icc中是以FRAM存在的(不确定,但是定制的macro是以FRAM+.DB存在)。FRAM是跟abstract差不多的view,只有metal和pin图层在里面,其他图层应该都不会显示。
发表于 2014-6-4 02:39:20 | 显示全部楼层
补充:每次我想看route好的layout会把ICC输出的DEF 导入Virtuoso然后用一个skill脚本把abstract view转换成layout view 并label好pin,另外同时导入ICC 输出的verilog文件作为logic部分(schematic),然后在cadence里做DRC和LVS。虽然我觉得这个方法好像很麻烦但是我还是初学者,多做一些东西加深理解也还可以。。。
 楼主| 发表于 2014-7-2 15:38:50 | 显示全部楼层
回复 5# jtianen

请问这位兄弟你也还在读书吗?
发表于 2014-7-3 05:40:11 | 显示全部楼层
回复 6# 渐行渐远


   刚刚毕业
发表于 2014-7-3 13:26:20 | 显示全部楼层
remove_placement -obj standard
 楼主| 发表于 2014-7-3 22:36:22 | 显示全部楼层
回复 7# jtianen
我马上也要毕业了,快找工作了,有什么建议吗?
发表于 2014-7-5 02:09:01 | 显示全部楼层
回复 9# 渐行渐远

我还没找到呢。。所以还是不要误导你啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:54 , Processed in 0.019805 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表