在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6658|回复: 10

[求助] 还是关于netlist的合并

[复制链接]
发表于 2014-5-20 21:55:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xiaoyu1987 于 2014-5-20 22:01 编辑

我现在碰到这样的情况: 我做的top层底下有两个cell。 一个是analog模块,一个digital模块。。其中,analog模块有电路图,但是digital模块只有网表 (通过v2lvs把.v文件转的)。 top层的电路把analog和digital模块连接起来,digital被当成黑盒子(电路图中只有pin,没有具体的device和连接关系)。
现在analog模块和digital模块各自的layout已经lvs clean。 但是不知道top层的lvs怎么跑。。top层的schmatic网表,我是通过calibre run LVS自动抽的。因为schematic把digital模块当成黑盒子了,所以提出的top网表中没有digital模块具体device 和连接信息, 只有pin的信息。。
所以我想把top层的netlist 和digital提供的netlist合并起来。

但是我现在的问题是,我发现top层的digital pin连接的net顺序和 digital网表的pin的顺序不一样。这就造成top层所有和digital的连接关系都乱了。所以lvs肯定是不过的,即使layout连得都对。
我想问的是如果能让两个网表的顺序能一致。
或者这种情况下你们是怎么跑top层的lvs?

当然也可以在run lvs 把digital当成blackbox, 但是我怕要是有什么线从digital上跨过的话,这种short,貌似blackbox查不出来,是这样吗?


写了这么多,可能表述有点乱,大家见谅。。。希望能在这里找到解决的办法。。。
发表于 2014-5-21 14:31:47 | 显示全部楼层
图形化不太清楚,你 export analog cdl出来好么,
run shell里面的calibre ( batch mode), 然后spice include数字部分cdl,

spice调用当然要port对应起来,否则是乱套了,
 楼主| 发表于 2014-5-22 14:49:26 | 显示全部楼层
回复 2# icfbicfb


   是的,现在就是因为两个网表顺序不一样,所以乱套了。 有方法解决吗?或者还有其他方式run top的lvs吗?
发表于 2014-6-3 22:33:49 | 显示全部楼层
top层的digital pin连接的net顺序和 digital网表的pin的顺序不一样-----------手动改成一样不就好了。。。   我就直接改的
发表于 2014-6-5 13:33:21 | 显示全部楼层
我遇到过类似的情况,自己手动改的。
期待看到更好的办法。
发表于 2014-6-10 09:18:16 | 显示全部楼层
我们也是手动改的,CDF里面也许可以改pin的顺序,不过没试过,手动改其实很方便
发表于 2014-6-11 09:59:00 | 显示全部楼层
嗯,手动改很方便,把digital port的顺序改得和top一样就行了。
发表于 2014-6-12 10:00:02 | 显示全部楼层
一般都是手动改的,需要注意下,不要改错了
发表于 2014-7-2 23:26:43 | 显示全部楼层
删掉digtop中的pin,保留连线部分。
删掉TOP中digtop除pin之外的东西。
将digtop的连线部分考到TOP中的digtop保留的pin名下面去。
发表于 2014-10-17 15:14:15 | 显示全部楼层
回复 9# xuhaohequanlan


   正解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:42 , Processed in 0.033211 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表