求助Chipscope Pro Analyzer 的问题

fascinate_lyd98

关于Chipscope Pro Analyzer 抓取信号的问题，
设置Chipscope系统clk为采样时钟，我有一个模块，输出有：Data（15 downtown 0），Data_valid。
Data_valid为1的时有效，其周期性输出，每次输出有效时间占5个时钟，包含5个Data。
我想Chipscope如何设置才能观察连续的Data输出值，即Data在Data_valid有效的情况下拼接起来。
注：不知道叙述的是否清楚。

wh1105

Do you have the cdc file?
If not, you may be used the chipscope core inserter to build up the cdc file.
That is include two parts of the cdc file.
One is the controller module the other is the ila module.
------------------
You can search the keyword "chipscope tutorial" form the google.
There are many material of this topic.

leyuanniao

你是想把两次datavalid有效的data连起来看吗？好像不能

fascinate_lyd98

谢谢啊，我刚用ISE开发工具不到一个月，对这个工具还不够熟练；
如果是Quartus的话，这个问题是可以解决的。在实际板级调试时，感觉ChipScope没有SignalTap方便，我个人认为，二者应该差不多，只是，我还没有学会怎么用。

fascinate_lyd98

回复 2# wh1105
可能我还不熟练。求大神详细指教。

fascinate_lyd98

回复 3# leyuanniao
在Quartus开发时是可以实现的，在不同的时钟下的数据，如果想抓取不同时钟下的连续信号，每次都要改变Chipscope的时钟才行吗？这样是不是太繁复了.

wh1105

回复 5# fascinate_lyd98


If you used the core inserter to generate the cdc file.You can add the cdc file in the ise project.
You double click the cdc file icon and the ise will call the chipscope analyzer.
You can download the user guide "UG029" and reference from page 45.
I hope it can help for you.

layueliuhuo

是这个吗？

fascinate_lyd98

回复 7# wh1105

好的，，谢谢。

fascinate_lyd98

回复 8# layueliuhuo
我也这么做过，似乎不太满足，当然，如果只针对我的这种情况，估计还是可以的。我的理解的是，如果我的Valid固定占用4个时钟，那么我可以将采样深度设为：N/4，这样，在N/4个窗抓取的信号，就全部是Valid有效的数据了。如果这样的话，还是有很多帮助的。
因为我的Valid占用的时钟不是固定的，所以，还不够完美。还是谢谢了。
具体的情况，我用Visio大概画了一下。