请教一个clock gating的问题，在线等

午后乐天派

回复 10# sjtusonic


    怎么看出是异步的？我只是刚开始学做STA，别人的设计我改不了啊

sjtusonic

   

回复  sjtusonic


    怎么看出是异步的？我只是刚开始学做STA，别人的设计我改不了啊
午后乐天派 发表于 2014-6-25 13:20

                               
登录/注册后可看大图

如果做IC的话，数字电路能用同步就用同步，这是教条
你贴的那条CG的时序报告就是异步电路增加的额外工作量之一。
而且IC中的各种variation会对异步时序骚扰到死



同步or异步计数器参见：
    http://wenku.baidu.com/link?url=U0Kl7WieT3sS59ym6nKL_IlvYAK5TxsjNqos0sH0zV49Dy06f1VfISyDmeZ1Bm_OrXkau078jk-KV1GsyM8YyyzBZngxGh3i5wF1I-SDUdK

http://wenku.baidu.com/link?url=vXJAxVEModoVbcOBHjsdEnaDrYMhGwaUdLW0O61yBdvDFwIRK9Jai4e-R5HbnyoJjQ_pzY22UGe_5mVm4bfUELgSfTN9RPzE_-_yAa1xKnO

sjtusonic

   

回复  sjtusonic


    怎么看出是异步的？我只是刚开始学做STA，别人的设计我改不了啊
午后乐天派 发表于 2014-6-25 13:20

                               
登录/注册后可看大图

    我刚刚的回复被审核了没贴上？
百度一下ripple counter就知道了，IC中尽量不要用异步。

午后乐天派

   

我刚刚的回复被审核了没贴上？
百度一下ripple counter就知道了，IC中尽量不要用异步。
sjtusonic 发表于 2014-6-25 13:32

                               
登录/注册后可看大图

    刚刚百度了一下，这种ripple counter都是异步的，是有点麻烦。但是设计已经是这样了，我怎么解决这个slack呢？

sjtusonic

   

刚刚百度了一下，这种ripple counter都是异步的，是有点麻烦。但是设计已经是这样了，我怎么解决 ...
午后乐天派 发表于 2014-6-25 14:36

                               
登录/注册后可看大图

   异步计数器的结构也各不相同的，比如增or减？最大计数值是多少？
你不贴源码，靠一个path可猜不出怎么解决这个问题。

依我看，你还是问问写代码的人比较靠谱：）


还有，真不改同步的话，恐怕生产出来的芯片不一定能用

sunraiselee

学习了

lepetitprince

   

sjtusonic 发表于 2014-6-25 21:03
异步计数器的结构也各不相同的，比如增or减？最大计数值是多少？
你不贴源码，靠一个path可猜不出怎 ...

学习了，最近对clock gating 特别感兴趣。