pll锁定时间

lss_945 · 发表于 2014-6-10 17:31:38

回复 10# lwjee

这样啊……我把pfd换了个结构，锁定时间就快了，不明白为什么，但是电源电压

无上电

给个上电的话就会有一个空档，然后再慢慢锁定，很奇怪，求助

lwjee · 发表于 2014-6-11 14:14:43

回复 11# lss_945

你原来的PFD是不是只是PD？

lss_945 · 发表于 2014-6-13 18:31:58

回复 12# lwjee

不是，

请问我这种结构的cp，这个运放的带宽怎么取啊，跟环路带宽什么关系

lwjee · 发表于 2014-6-16 10:00:28

回复 13# lss_945

比带宽大，最好是比PFD时钟频率大2-4倍。

liuycto · 发表于 2014-6-16 14:06:29

回复 11# lss_945

你都选在什么样结构的pfd呀？

wanghanrainie · 发表于 2015-4-30 16:01:21

控制电压最后从高定平还是低电平开始，是和PFD的输出控制CP的开关有关系

chiplife · 发表于 2015-11-1 16:34:11

发生了csp，可以试试把充放电电流变大，锁定时间会减少

YangFanIC · 发表于 2015-11-22 21:40:22

你说的仿真那个曲线貌似不是真正的锁定时间

yunsgao · 发表于 2016-4-22 09:39:02

回复 18# YangFanIC

请问锁定时间怎么看啊？我是看vco控制电压在10mV左右但是没有根据请问您是怎么看的？

崔小豆 · 发表于 2016-10-28 16:32:49

看一下

[求助] pll锁定时间