|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
设计中需要用到一个latch,大概的代码如下:
always@(*)
if(!rst_n)
out = 'b0;
else if(a ==1)
out = 'b1;
else if(b==1)
out = 'b1;
else if(c==1)
out = 'b0;
DC的约束中没有针对这个latch做什么约束,跑完后的网标中看到的确是综合出了一个latch,用PT做STA时,报告与这个latch相关的2个warning:“register clock pins with no clock”“endpoints which are not constrained for maximum delay”,对于这种情况如何处理?需要设计virtual clock吗?已经在PT的SDC中设置set_max_time_borrow 的值了,但是好像没有用,请教大神~ |
|