怎样设计rail-to-rail+classAB运放驱动能力达到设计要求

beyond某人 · 发表于 2014-6-3 16:39:46

您需要登录才可以下载或查看，没有账号？注册

×

在做rail-to-rail+classAB运放加入isource和isink的dc仿真时，加isource时输出为dc点为负值，加isink时不能收敛，没办法仿真。请如何设计classAB的尺寸保证能够达到10mA的驱动能力？

beyond某人 · 发表于 2014-6-4 16:09:24

自己顶求大神们指教啊这个问题很实际

beyond某人 · 发表于 2014-6-4 19:18:08

求版内各位大神帮忙解答啊

Accee · 发表于 2014-6-4 22:30:51

直接用负载电阻岂不是更容易，用理想源，如果驱动能力不够很容易被拉的偏离正确工作点。

beyond某人 · 发表于 2014-6-5 08:25:35

回复 4# Accee

现在的情况是输入从vss到vdd，在接近vdd和vss的时候，增益下降的很明显。甚至vdd-0.1v时出现负dB。

meidierli · 发表于 2014-6-5 15:33:10

本帖最后由 meidierli 于 2014-6-5 15:35 编辑

回复 5# beyond某人

负载用电阻
你确定自己的输入级能够实现轨到轨吗
这个论坛的风格是上的图越多，回复越多。你还是贴图吧

beyond某人 · 发表于 2014-6-5 19:02:11

回复 6# meidierli

vin=4.9v gain=27dB.png

这是电路的结构，vin=4.9v时gain只有27dB

Accee · 发表于 2014-6-5 21:24:56

没有看见完整的恒定跨导结构，你确定可以恒定跨导，保证工作点正常？

semico_ljj · 发表于 2014-6-6 00:21:40

beyond某人 · 发表于 2014-6-6 08:17:15

回复 9# semico_ljj

哥你都是说句话啊

账号		自动登录	找回密码
密码			注册

[原创] 怎样设计rail-to-rail+classAB运放驱动能力达到设计要求