sigma delta ADC 的死区（dead zone）问题

jiang330226

回复 10# 朱立平
    如果噪声很小的话呢，offset也很小，此时会发生一件事情，那就是随着输入短接，精度很高，类似0101，但是不是完全，略增大输入，此时精度会变差，体现在频谱中有tone, 输出体现为有谐波，再增大输入，精度恢复正常，这里就发生了死区现象

朱立平

回复 11# jiang330226


   這個叫 limit cycle oscillation 不叫 deadzone

jiang330226

回复 12# 朱立平
    超高精度的地方怎么说，也是振荡?要知道这时候改变信号是对输出没有任何影响的，不是死区？

朱立平

回复 13# jiang330226


   那是你設計的問題 設計上就要避開 你說的deadzone就是limit cycle oscillation 你做到幾bit? 24bit? noise level 幾個 uV? 你們是哪一家公司啊? noise level主要來源應該是SDM ADC前面的PGA吧 我以前親手設計的 24bits ADC也沒你說的現象啊. 你們設計上有瑕疵

jiang330226

回复 14# 朱立平
    这个本来就是由于增益过低引起的问题，教科书上也写了是由于增益低引起的客观存在的，别人研究的成果被你一句学术骗局就否定了，你可太强大了

jiang330226

回复 14# 朱立平
    dead zone是dead zone, pattern noise是pattern noise, 两个问题表现的现象是不同的

朱立平

回复  朱立平
    这个本来就是由于增益过低引起的问题，教科书上也写了是由于增益低引起的客观存在的，别 ...
jiang330226 发表于 2014-6-4 09:53

                               
登录/注册后可看大图

   你是說哪一個問題 學術上很多騙局是真的 教課書也是很多有錯 你不相信等你練十年後再來驗證 不然你用paper去搞吧 有什麼問題你自己搞不要來問我

朱立平

回复 16# jiang330226


   好 你說deadzone就deadzone好了 大家高興就好 有問題不要找我

朱立平

回复 15# jiang330226


   paper裡面有多少地雷你們知道嗎? 以後你們自己照paper玩  

朱立平

回复 11# jiang330226


   未來可能公佈24bit SDM ADC + 24 bit PGA + DSP 設計完整步驟 會有百萬人是你的敵手 你白努力了