dll和pll的jitter仿真

小蘑菇爱吃肉 · 发表于 2014-5-20 19:23:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有没有大侠知道pll和dll的jitter仿真怎么操作？cadence的spectre加噪声仿真、hspice还是verilog A建模，还是matlab？怎么仿真请大侠支招

bigbigbird · 发表于 2014-5-28 15:30:57

1。Put sine/squre wave noise on VCC in transient analysis
2. Do the phase noise analysis

liuycto · 发表于 2014-5-28 15:56:31

回复 2# bigbigbird
电源干扰频率，pll参考频率，pll输出频率应该保持怎样的关系？

jinchszhl · 发表于 2014-5-28 18:21:14

我都是直接用眼图看的。。。

bigbigbird · 发表于 2014-5-28 22:08:37

You got to put some noise in your circuit, e.g. vcc noise, or the jitter number you got from your eye diagram is only the intrinsic jitter (that is, from your contorl voltage ripple).

bigbigbird · 发表于 2014-5-28 22:12:35

About the jitter frequency, you can choose, say,
1. digital system clock frequncy, e.g. 120MHz in USB2 or 125MHz in Gigabit Ethernet PHY
2. PLL peaking frequency, this jitter will be amplified.

小蘑菇爱吃肉 · 发表于 2014-6-2 10:57:32

1。Put sine/squre wave noise on VCC in transient analysis
2. Do the phase noise analysis
bigbigbird 发表于 2014-5-28 15:30

登录/注册后可看大图

thanks
1.原理图上电源电压上加噪声？
2.pnoise仿真代表器件本身的噪声？那是不是应该输入信号也加噪声？
3.我现在在做的是dll仿真jitter,我没有在原理图上加噪声源，跑pss+pnoise，得到rms和p2p jitter的指标，不知是否有用？pll一般pss不收敛，所以仿噪声，最后通过建模得到jitter?
前面发了一条，结果被审核了，重新回一条，希望得到您的指点

小蘑菇爱吃肉 · 发表于 2014-6-2 14:50:51

回复 4# jinchszhl
是cadence里eye diagram函数吗？是对输出时钟信号做这个函数吗？

何平 · 发表于 2014-6-2 17:02:00

回复 4# jinchszhl

最近也在烦恼于锁相环的相位抖动问题，请问在Cadence下怎样用你说的方法来看这个PLL的时钟抖动呢？，还有这样做准确吗，精度怎么样？，求赐教

bigbigbird · 发表于 2014-6-3 18:48:46

回复 7# 小蘑菇爱吃肉

The phase noise sim get the jitter caused by flicker+thermal noise from your device.

[求助] dll和pll的jitter仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2