请教如何调低UVLO的温度漂移

太英俊 · 发表于 2014-5-26 09:12:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

UVLO电路如图，温度漂移比较大，请问该怎么调节啊？

uvlo

liuycto · 发表于 2014-5-26 09:52:20

UVLO怎么解释。

peterlin2010 · 发表于 2014-5-26 10:06:54

本帖最后由 peterlin2010 于 2014-5-26 10:08 编辑

under low voltage lock

vcc < UVLO_on  will lock  ..like PWM IC , gate will OFF
when VCC > UVLO on

for ac/dc pwm
uvlo on => 16~17v
uvlo_off = 9~10v

因為 gate 有 gate limit 11~15v .  如果 vcc < 10v
mos  Vgate < 10v , mos 會導通不夠好
一般都不會讓 vcc 低於 10v .
一般 VCC  light load  17~18v
  heavy load 15~16v

另外一般要準都得使用 bandgap .. 否則何須 bandgap ?
有些 uvlo 使用 diode breakdown  會變化很大
一般業界是不使用這類 ..

mikeppq · 发表于 2014-5-26 10:21:41

有vthn在，很难搞啊。
要么纯粹用电阻分压试试？

太英俊 · 发表于 2014-5-26 10:45:12

回复 2# liuycto
under voltage locked out欠压锁定电路

太英俊 · 发表于 2014-5-26 10:46:48

回复 4# mikeppq

恩，谢谢指导，我来试试看。

太英俊 · 发表于 2014-5-26 10:48:57

回复 3# peterlin2010

大神回答的很详细，谢谢了！

[求助] 请教如何调低UVLO的温度漂移

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2