DEF内的逻辑关系

chanshi634 · 发表于 2014-5-20 14:57:07

回复 9# ryry17

就是尝试不用ECO tcl，只用def和netlist，可行性如何？

herrzhou · 发表于 2014-5-20 15:02:31

本帖最后由 herrzhou 于 2014-5-20 15:03 编辑

netlist的修改很简单
def没有改过

回复 ryry17

恩恩，对，我现在就是不太清楚该如何修改netlist，请问有什么建议吗？
chanshi634 发表于 2014-5-20 14:56

登录/注册后可看大图

chanshi634 · 发表于 2014-5-20 15:04:52

回复 12# herrzhou

可以详细说说如何修改netlist吗？

chanshi634 · 发表于 2014-5-20 15:06:02

回复 12# herrzhou

DEF修改还可以，我在资料区共享了一个DEF和LEF的定义的pdf，按照DEF的规则修改没什么问题。但是netlist还没有如何修改的想法~~~

ryry17 · 发表于 2014-5-20 15:06:55

回复 11# chanshi634

apply ECO tcl, dump netlist, 再比较一下netlist大概就懂了吧。。

chanshi634 · 发表于 2014-5-20 15:12:20

回复 15# ryry17

恩恩，好方法，谢谢~~

damonzhao · 发表于 2014-5-20 15:19:19

回复 11# chanshi634

只是加个buffer么？

给你个参考思路，verdi打开现有设计，生成电路图。所要加的buffer的位置在电路图中定位好，只需要将定位的那条net变成eco-net1和eco-net2，这两条net接到buffer的两端及对应的cell的连接处，也就是网表中从此没有net了，被eco-net1和eco-net2以及buffer来取代。

至于def，由于涉及到具体物理信息，所以，你要清楚buffer的物理坐标位置，以及与端口相连的所有的net的metal和via的物理信息，这个def的准确性决定了将来timing结果的准确性。

ps：不知道lz有eco工具不用，玩这么花哨的意义。不管你用啥方法，要对你的设计负责啊。

chanshi634 · 发表于 2014-5-20 15:55:35

回复 17# damonzhao

谢谢斑竹的回答。

verdi没用过，不太了解。不过老大让我通过处理def和netlist来实现，所以我还是得走这条路。

不只是add buffer，我只是举个例子，但是无论操作什么，应该都是离不开net/cell/via这几个。

老大有一些想法，想不借助tools来实现一些功能，所以当小弟的就只能紧随其后了，但是处理DEF还相对简单，但是logical必须通过netlist来解决的话，就实在不知道该如何进行了，不知道除了修改netlist，还有没有其它的不需要icc edi等工具的方法？

小干爹z2z · 发表于 2014-5-21 09:36:47

回复 8# chanshi634

我的意思是 read def 的某个command 我不记得了可以把你def的netlist写出来。然后你修改netlist 在eco 然后再吐出def呗。好像也不是很符合您的要求，你要是netlist都不会修改，def就更搞不清逻辑关系了吧

chanshi634 · 发表于 2014-5-21 09:40:04

回复 19# 小干爹z2z

袄，这样啊，谢谢啊，你可能不太了解DEF,以及它的逻辑关系，谢谢了，我再问问其他人吧...

[讨论] DEF内的逻辑关系

浏览过的版块

站长推荐 /2