在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9357|回复: 17

[求助] 请教如何提取模拟版图的timing 信息,生成lib文件

[复制链接]
发表于 2014-4-16 21:31:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
那位大侠可以详细介绍下把模拟版图提取成.lib文件的步骤。
最终作为模块放在APR的flow 里
发表于 2014-4-18 15:25:35 | 显示全部楼层
帮顶,这个我也想知道。
 楼主| 发表于 2014-4-22 12:56:51 | 显示全部楼层
哪位大侠来解答。。。
发表于 2014-4-22 15:53:52 | 显示全部楼层
帮顶啊,求高手现身
发表于 2014-4-22 16:01:28 | 显示全部楼层
抽sdf,然后用nanotime跑后仿应该可以。
 楼主| 发表于 2014-4-25 12:06:31 | 显示全部楼层
回复 5# jinwei91


    有具体点的步骤吗? 谢谢啦
发表于 2014-4-26 10:06:00 | 显示全部楼层
先仿真,然后抽etm, 和pt的etm flow相似, 和数字接口人商量下,其实他知道时序需求就可以了,
发表于 2014-4-26 10:39:40 | 显示全部楼层
spice,nanosim,siliconsmart
发表于 2014-11-7 15:28:31 | 显示全部楼层
抽参数后放到Liberty NCX或者silicon smart里面,生成lib文件和.v仿真模型
发表于 2015-4-29 08:10:28 | 显示全部楼层
回复 1# jiajuntree

有没有搞定?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:24 , Processed in 0.025257 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表