初学者求助testbench一个问题

h1_x2_r3 · 发表于 2014-4-16 11:50:59

回复 10# huiyuanai3

按照你要求改了，非常感谢，第一个错误没有了，但是第二个错误还在：** Error: D:/1Myproject/testbench/LEDL_tp.v(1): near "EOF": expecting: EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING

orlye · 发表于 2014-4-16 13:41:17

本帖最后由 orlye 于 2014-4-16 13:48 编辑

LEDA.v没有timescale，加上了试试。还有你的LEDA.v使用了verilog2001风格，你的modelsim里把verilog2001的支持打开了吗？

再检查一下数字、符号是不是都是半角的，有没有用全角的。

再不行你就把文件打个包用附件传上来吧。

h1_x2_r3 · 发表于 2014-4-16 13:49:52

回复 12# orlye

我是按照附件中那个pdf文档的步骤来进行添加的，两个文件都在附件中，我觉得我完全没有搞懂咋个整，虽然步骤是正确的，麻烦大哥帮我指出问题在哪里，非常感谢了！

h1_x2_r3 · 发表于 2014-4-16 13:59:37

回复 12# orlye

加了timescale就可以了，太感谢了，大哥！不过波形还没有出来，我自己再试试吧，感谢感谢啊！

huiyuanai3 · 发表于 2014-4-16 20:01:55

LEDL_tp里面没有endmodule？

[求助] 初学者求助testbench一个问题

站长推荐 /2